最新章節

• 反侵權盜版聲明
• 附錄A 參考原理圖
• 22.8 數據庫寫保護
• 22.7 修改env文件
• 22.6 DFA檢查
• 22.5 設計重用

• 反侵權盜版聲明 更新時間：2021-07-23 18:12:46
• 附錄A 參考原理圖
• 22.8 數據庫寫保護
• 22.7 修改env文件
• 22.6 DFA檢查
• 22.5 設計重用
• 22.4 使用技術文件
• 22.3 Net和Xnet
• 22.2 更新元件封裝符號
• 22.1 設置過孔的焊盤
• 第22章 Allegro其他高級功能
• 21.2 修改測試點
• 21.1 準備測試
• 第21章 添加測試點
• 20.2 差分對布線
• 20.1 設置差分對（Differential Pair）
• 第20章 差分對
• 19.10 在CAM350中檢查Gerber文件
• 19.9 建立NCDRILL文件
• 19.8 建立結構圖和裝配圖
• 19.7 輸出底片文件
• 19.6 建立鉆孔文件
• 19.5 創建鉆孔圖
• 19.4 瀏覽Gerber文件和加載Artwork文件
• 19.3 建立Artwork文件
• 19.2 建立報告
• 19.1 創建絲印層
• 第19章 加工PCB前的準備工作
• 18.3 回注（Backannotation）
• 18.2 文字面調整
• 18.1 重命名元件序號
• 第18章 后處理
• 17.17 高速網絡布線
• 17.16 控制并編輯布線長度
• 17.15 查看分離電壓引腳
• 17.14 為線路更改顏色
• 17.13 交互式布線
• 17.12 自定義平滑布線
• 17.11 移除動態焊盤
• 17.10 添加和刪除淚滴
• 17.9 優化布線（Gloss）
• 17.8 替換布線并使用Cut選項修改線路
• 17.7 改善布線連接
• 17.6 檢查未連接的引腳
• 17.5 運行PCB Router
• 17.4 自動布線的準備工作
• 17.3 添加和刪除連接線與過孔
• 17.2 定義柵格
• 17.1 布線的基本原則
• 第17章 布線及優化
• 16.6 添加負平面Shape并進行負平面孤銅檢查
• 16.5 分割復雜平面（Complex Planes）
• 16.4 用添加多邊形的方法分割平面
• 16.3 分割平面
• 16.2 敷銅區域
• 16.1 基本概念
• 第16章 敷銅
• 15.6 使用PCB Router自動布局
• 15.5 對DE CIS原理圖手動布局
• 15.4 按原理圖頁手動布局
• 15.3 基于ALT_SYMBOL屬性的高級布線
• 15.2 交換
• 15.1 顯示飛線
• 第15章 高級布局
• 14.4 快速擺放并復制電路
• 14.3 手工擺放元件
• 14.2 分配元件序號
• 14.1 布局規劃
• 第14章 元件布局
• 13.8 擴展設計規則的自動布線
• 13.7 設置擴展設計規則
• 13.6 在指定線路上布線
• 13.5 設置約束管理器
• 13.4 設置屬性
• 13.3 設置組間規則
• 13.2 間距規則設置
• 13.1 物理規則設置
• 第13章 設定設計約束
• 12.5 從第三方導入網絡表
• 12.4 從Design Entry CIS進入PCB Editor
• 12.3 從Design Entry HDL進入PCB Editor
• 12.2 創建主設計文件（.brd）
• 12.1 建立電路板機械符號
• 第12章 電路板的建立
• 11.6 分立元件（DISCRETE）封裝的制作
• 11.5 邊緣連接器（Edge Connector）的制作
• 11.4 手工制作SOIC16的封裝
• 11.3 手工制作DIP14的封裝
• 11.2 利用向導制作DIP16的封裝
• 11.1 封裝符號基本類型
• 第11章 元件封裝的制作
• 10.4 貼片焊盤的制作
• 10.3 創建焊盤過孔
• 10.2 創建Flash Symbol
• 10.1 基本概念
• 第10章 焊盤制作
• 9.6 顯示元件指令的查找過濾器
• 9.5 著色和使用查找過濾器
• 9.4 用腳本文件控制可視及顏色
• 9.3 PCB編輯器用戶界面的操作
• 9.2 Allegro PCB編輯器向導
• 9.1 PCB基礎知識
• 第9章 PCB基礎及用戶界面
• 8.5 案例分析：約束范圍
• 8.4 案例分析：差分對規則
• 8.3 案例分析：相對傳輸延遲規則
• 8.2 案例研究：概述
• 8.1 調用已創建的工程
• 第8章 設計重用
• 7.6 使用PCB的約束管理器
• 7.5 編輯PCB布線
• 7.4 同步設計
• 7.3 重新打包原理圖
• 7.2 修改原理圖
• 7.1 復制原有項目
• 第7章 工程變更
• 6.6 項目存檔（Archiving a Project）
• 6.5 回注（Back Annotation）
• 6.4 重命名參考標識符
• 6.3 信號走線
• 6.2 元件的布局
• 6.1 加載網表
• 第6章 規則驅動布局
• 5.5 附加元件屬性
• 5.4 網絡類（Net Classes）
• 5.3 相對傳輸延遲
• 5.2 差分對（Differential Pairs）
• 5.1 電氣規則設置
• 第5章 設計規則的預設置
• 4.11 多樣性設計（Variant）
• 4.10 創建網表報告
• 4.9 運行電子規則檢測
• 4.8 元件清單報告（Bill of Materials）
• 4.7 交叉標注和層次圖繪制
• 4.6 層次圖的打包
• 4.5 ROOT設計的創建
• 4.4 DATA設計的創建
• 4.3 團隊設計（Team Design）
• 4.2 查看DAAMP設計
• 4.1 創建層次圖
• 第4章 層次圖和組的設計
• 3.9 打印原理圖
• 3.8 交叉標注（cross reference）
• 3.7 運行規則檢驗（Rules Checker）
• 3.6 其他指令的使用
• 3.5 創建附加頁
• 3.4 添加電容器
• 3.3 打包（Packaging）簡介
• 3.2 連接電路圖
• 3.1 放置元件
• 第3章 進入設計和打包
• 第2章 項目相關設置
• 1.5 Allegro PCB Editor入門
• 1.4 進入HDL設計界面
• 1.3 Cadence Allegro SPB 新功能介紹
• 1.2 設計流程
• 1.1 功能特點
• 第1章 概述
• 前言
• 內容簡介
• 版權信息
• 封面

• 封面
• 版權信息
• 內容簡介
• 前言
• 第1章 概述
• 1.1 功能特點
• 1.2 設計流程
• 1.3 Cadence Allegro SPB 新功能介紹
• 1.4 進入HDL設計界面
• 1.5 Allegro PCB Editor入門
• 第2章 項目相關設置
• 第3章 進入設計和打包
• 3.1 放置元件
• 3.2 連接電路圖
• 3.3 打包（Packaging）簡介
• 3.4 添加電容器
• 3.5 創建附加頁
• 3.6 其他指令的使用
• 3.7 運行規則檢驗（Rules Checker）
• 3.8 交叉標注（cross reference）
• 3.9 打印原理圖
• 第4章 層次圖和組的設計
• 4.1 創建層次圖
• 4.2 查看DAAMP設計
• 4.3 團隊設計（Team Design）
• 4.4 DATA設計的創建
• 4.5 ROOT設計的創建
• 4.6 層次圖的打包
• 4.7 交叉標注和層次圖繪制
• 4.8 元件清單報告（Bill of Materials）
• 4.9 運行電子規則檢測
• 4.10 創建網表報告
• 4.11 多樣性設計（Variant）
• 第5章 設計規則的預設置
• 5.1 電氣規則設置
• 5.2 差分對（Differential Pairs）
• 5.3 相對傳輸延遲
• 5.4 網絡類（Net Classes）
• 5.5 附加元件屬性
• 第6章 規則驅動布局
• 6.1 加載網表
• 6.2 元件的布局
• 6.3 信號走線
• 6.4 重命名參考標識符
• 6.5 回注（Back Annotation）
• 6.6 項目存檔（Archiving a Project）
• 第7章 工程變更
• 7.1 復制原有項目
• 7.2 修改原理圖
• 7.3 重新打包原理圖
• 7.4 同步設計
• 7.5 編輯PCB布線
• 7.6 使用PCB的約束管理器
• 第8章 設計重用
• 8.1 調用已創建的工程
• 8.2 案例研究：概述
• 8.3 案例分析：相對傳輸延遲規則
• 8.4 案例分析：差分對規則
• 8.5 案例分析：約束范圍
• 第9章 PCB基礎及用戶界面
• 9.1 PCB基礎知識
• 9.2 Allegro PCB編輯器向導
• 9.3 PCB編輯器用戶界面的操作
• 9.4 用腳本文件控制可視及顏色
• 9.5 著色和使用查找過濾器
• 9.6 顯示元件指令的查找過濾器
• 第10章 焊盤制作
• 10.1 基本概念
• 10.2 創建Flash Symbol
• 10.3 創建焊盤過孔
• 10.4 貼片焊盤的制作
• 第11章 元件封裝的制作
• 11.1 封裝符號基本類型
• 11.2 利用向導制作DIP16的封裝
• 11.3 手工制作DIP14的封裝
• 11.4 手工制作SOIC16的封裝
• 11.5 邊緣連接器（Edge Connector）的制作
• 11.6 分立元件（DISCRETE）封裝的制作
• 第12章 電路板的建立
• 12.1 建立電路板機械符號
• 12.2 創建主設計文件（.brd）
• 12.3 從Design Entry HDL進入PCB Editor
• 12.4 從Design Entry CIS進入PCB Editor
• 12.5 從第三方導入網絡表
• 第13章 設定設計約束
• 13.1 物理規則設置
• 13.2 間距規則設置
• 13.3 設置組間規則
• 13.4 設置屬性
• 13.5 設置約束管理器
• 13.6 在指定線路上布線
• 13.7 設置擴展設計規則
• 13.8 擴展設計規則的自動布線
• 第14章 元件布局
• 14.1 布局規劃
• 14.2 分配元件序號
• 14.3 手工擺放元件
• 14.4 快速擺放并復制電路
• 第15章 高級布局
• 15.1 顯示飛線
• 15.2 交換
• 15.3 基于ALT_SYMBOL屬性的高級布線
• 15.4 按原理圖頁手動布局
• 15.5 對DE CIS原理圖手動布局
• 15.6 使用PCB Router自動布局
• 第16章 敷銅
• 16.1 基本概念
• 16.2 敷銅區域
• 16.3 分割平面
• 16.4 用添加多邊形的方法分割平面
• 16.5 分割復雜平面（Complex Planes）
• 16.6 添加負平面Shape并進行負平面孤銅檢查
• 第17章 布線及優化
• 17.1 布線的基本原則
• 17.2 定義柵格
• 17.3 添加和刪除連接線與過孔
• 17.4 自動布線的準備工作
• 17.5 運行PCB Router
• 17.6 檢查未連接的引腳
• 17.7 改善布線連接
• 17.8 替換布線并使用Cut選項修改線路
• 17.9 優化布線（Gloss）
• 17.10 添加和刪除淚滴
• 17.11 移除動態焊盤
• 17.12 自定義平滑布線
• 17.13 交互式布線
• 17.14 為線路更改顏色
• 17.15 查看分離電壓引腳
• 17.16 控制并編輯布線長度
• 17.17 高速網絡布線
• 第18章 后處理
• 18.1 重命名元件序號
• 18.2 文字面調整
• 18.3 回注（Backannotation）
• 第19章 加工PCB前的準備工作
• 19.1 創建絲印層
• 19.2 建立報告
• 19.3 建立Artwork文件
• 19.4 瀏覽Gerber文件和加載Artwork文件
• 19.5 創建鉆孔圖
• 19.6 建立鉆孔文件
• 19.7 輸出底片文件
• 19.8 建立結構圖和裝配圖
• 19.9 建立NCDRILL文件
• 19.10 在CAM350中檢查Gerber文件
• 第20章 差分對
• 20.1 設置差分對（Differential Pair）
• 20.2 差分對布線
• 第21章 添加測試點
• 21.1 準備測試
• 21.2 修改測試點
• 第22章 Allegro其他高級功能
• 22.1 設置過孔的焊盤
• 22.2 更新元件封裝符號
• 22.3 Net和Xnet
• 22.4 使用技術文件
• 22.5 設計重用
• 22.6 DFA檢查
• 22.7 修改env文件
• 22.8 數據庫寫保護
• 附錄A 參考原理圖
• 反侵權盜版聲明 更新時間：2021-07-23 18:12:46