3.2　連接電路圖

添加導線并為其命名，添加總線和地址，復制電路，請參考附錄A中的HIGH_SPEED_RAM原理圖。

1．繪制總線（Drawing Buses）

（1）選擇Wire→Draw并添加導線，如圖3-2-1所示。在連線的同時，對該線網絡可以添加信號名。從引腳拉出一根線，單擊鼠標右鍵從彈出的快捷菜單中選擇“Signal name”可以添加網絡名。

（2）單擊左鍵畫出導線的路徑，雙擊斷開導線，如圖3-2-2所示。

2．命名總線（Buses）

（1）選擇Wire→Signal Name，如圖3-2-3所示。

打開Signal Name對話框，如圖3-2-4所示，Queue模式指依次方式，選擇該模式會把rd<7..0>和ra<15..0>依次附加給3根信號線，放完后Signal Names欄為空；Select模式指連續方式，選擇該模式可以連續放置同一個信號名直至單擊Close按鈕或者切換到Queue模式。

（2）輸入總線信號名rd<7..0>和ra<15..0>，如圖3-2-4所示，第一個總線的名字就自動跟隨光標生成。

注意

<>表示總線，對用一根表示多位信號的總線，其信號名的格式為<MSB..LSB>，MSB 和LSB 分別表示信號的最高位和最低位。

（3）將每一個信號名通過單擊加到信號上，則這根導線自動變成總線形式，如圖3-2-5所示。關閉Signal Name對話框。

說明

信號名一定要遵循下列常規：

● 以字母開頭；

● 不能使用VHDL和Verilog關鍵字；

● 不區分大小寫。

3．為總線添加支線（Bus Taps）

（1）選擇Wire→Bus Tap，在總線上引出相應的支線，如圖3-2-6所示。

（2）在總線和引腳間單擊左鍵，建立連接，如圖3-2-7所示。這個指令會自動生成總線符號并且連接總線。

注意

必須使用Wire→Bus Tap指令來連接總線和引腳。不要使用Wire→Draw指令，Design Entry HDL可能會報錯。

（3）添加16根地址總線，不要連接引腳A<16>和A<17>，如圖3-2-8所示。單擊右鍵選擇Done完成操作。

4．復制總線支線

組（Group）是原理圖中對象的集合，這些對象可以是元件符號、屬性、注釋、線段和點，群組可以是同一頁重復的對象，引腳不能加入群組。定義了群組以后，用戶就可以對組元素進行統一操作。定義組有幾種方法：使用矩形框（By Rectangle）、多邊形框（By Polygon）、表達式（By Expression）等，這幾種方法都可以在Group菜單中找到。

（1）選擇Group→Create→By Rectangle，如圖3-2-9所示。

（2）單擊一個矩形框框住地址總線和導線，如圖3-2-10所示。選擇Group→Copy All[A]，如圖3-2-11所示，單擊定位到第二個元件的地址總線上。復制組用Group→Copy All 命令。單擊右鍵并選擇Done完成操作。

（3）使用上述方法連接地址總線RD<7..0>的支線。連線如圖3-2-12所示，“?”用來添加網絡標號。

5．支線到總線的賦值

（1）通過縮放調整原理圖到兩個元件都可見，選擇Wire→Bus Tap Values，如圖3-2-13所示。

（2）在打開的Bus Tap Range對話框中，設置MSB為15，LSB為0，然后單擊Apply按鈕，如圖3-2-14所示。MSB表示最高位，LSB表示最低位，Increment表示增量值。從高位到低位，單擊鼠標畫一條線，穿過所有的支線，如圖3-2-15所示。松開鼠標后，網絡標號被自動添加，如圖3-2-16所示。

（3）在Bus Tap Range對話框中，設置MSB為7，LSB為0，單擊Apply按鈕。設置總線RD<7..0>的地址，將鼠標從最頂部滑動到最底部，如圖3-2-17所示。松開鼠標后，網絡標號被自動添加，如圖3-2-18所示。單擊右鍵并選擇Done完成操作。

6．復制元件（Parts）和導線（Wires）

（1）選擇View→Zoom Fit，全屏顯示。

（2）選擇Group→Create→By Rectangle，用矩形框框住電路，如圖3-2-19所示。

（3）選擇Group→Copy All[A]復制電路，并把復制的電路拖動到合適的地方，如圖3-2-20所示。單擊右鍵并選擇Done，然后按F5鍵刷新屏幕。

（4）完成布線，使用Edit→Delete指令刪除所復制總線的名字RA<15..0>和RD<7..0>。

（5）選擇Edit→Move指令連接總線，然后選擇總線線路，將其移動到頂部并和起始總線連接起來，如圖3-2-21所示。

7．完善原理圖

（1）添加RWE、RCS0和RCS1，如圖3-2-22所示。

（2）在工具欄中單擊Add Component按鈕，從Library選項欄中選擇classlib元件庫，在庫中選擇agnd后單擊Add按鈕，agnd黏附在鼠標指針上，參考附錄A中的HIGH_SPEED_RAM-Page1原理圖放置器件，如圖3-2-23所示。

8．移動組（Groups）

（1）選擇Group→Create→By Rectangle，框選原理圖，如圖3-2-24所示。

（2）選擇Group→Move[A]，如圖3-2-25所示，單擊并移動閉合通路的位置使其放置到原理圖的中心。單擊右鍵選擇Done完成操作。

9．設計檢查

（1）選擇Tools→Check，如圖3-2-26所示，進行實時檢查，如果發現錯誤會提示，每一個錯誤都會在Markers窗口顯示出來。

（2）在Markers窗口單擊相應錯誤條目，Design Entry HDL會高亮這些錯誤位置。如果有錯誤，則修復錯誤后重新檢查原理圖，直到無誤后關閉Markers窗口。

（3）如果Component Browser窗口仍然開著，可選擇File→Exit。然后選擇File→Save。

說明

保存命令：

● 保存一個已經存在的設計：File→Save。

● 用新名字保存一個已經存在的設計：File→Save As。

● 保存一個新設計：File→Save。

（4）使用Windows Explorer或終端窗口觀察ram目錄的內容。

（5）查看sch_1目錄下的新原理圖文件，即名為page1.csb.lck的文件。這是一個上鎖文件，因為這樣可以防止正在操作時其他用戶編輯和保存相同的頁面。