- Cadence Concept-HDL & Allegro原理圖與電路板設計(第2版)
- 周潤景 李茂泉編著
- 438字
- 2021-07-23 18:11:38
4.9 運行電子規則檢測
Rules Checker 是一個完全的規則檢查環境,可以提供預先定義的規則集,還可以設定規則。
(1)在原理圖編輯器窗口,選擇Tools→Packager Utilities→Electrical Rules Check,彈出Electrical Rules Check對話框,如圖4-9-1所示。

圖4-9-1 Electrical Rules Check對話框
Compatible Outputs:檢查網絡上的所有輸出是否都有同樣的類型。
Single Node Nets:如果有的網絡只有一個節點,就會出一個警告報告,可以定位這個警告并確保每個網絡有兩個到多個連接。可以通過添加屬性NO_SINGLE_CHECK=TRUE來控制單節點的檢查。選擇single node net→Run后將產生一個單網絡警告的報告,從報告中可知何處出現了單網絡。需要注意的是:此命令是通過檢查網表文件來執行的,所以在執行此命令前必須先通過Exports physical輸出網表。
Source/Driver:檢查每個網絡至少有一個輸入和一個輸出引腳。如果有下列情況會報錯:沒有輸出或者雙向引腳;沒有輸入或者雙向引腳;僅有一個雙向引腳。
Net Loading:檢查每個輸出引腳是否有足夠的負載能力。當檢查雙向引腳時,全部的輸入負載減去引腳的輸入負載。
Pin Direction:檢查設計中的每個引腳是否被定義為Input、Output或Bidirectional。
(2)單擊Run按鈕,本設計中網絡缺失輸入、輸出引腳。
(3)退出報告。