3.3　打包（Packaging）簡介

1．手工標注元件參數

（1）在項目管理器窗口選擇Design Entry，RAM原理圖顯示出來。

（2）放大第一組的兩個TC55B4257元件（圖的左半面），如圖3-3-1所示。

（3）選擇頂端的TC55B4257元件，單擊右鍵從快捷菜單中選擇Attributes。

（4）在打開的Attributes對話框中設置索引標識符，如圖3-3-2所示，找到LOCATION屬性改變其Value值為u101，單擊OK按鈕關閉對話框。單擊右鍵選擇Done完成設置。

如果想進行元件自動標注，可使用自動分配的 $Location（元件編號），即在放置元件后不要對元件位號進行手工定義。一旦手工修改或者定義元件位號，系統就自動將 $Location 屬性變為Location屬性，自動保護修改結果，在打包過程中，Packager 將自動辨認和維護用戶指定的LOCATION屬性，保證用戶定義的編號不被修改。反之，如果編號采用$Location 屬性，當執行指令File→Export Physical時，選擇BackAnnotate Schematic，則在打包時會自動標注元件位號。

在Visible中選擇顯示類型，可選擇名稱和值都顯示（Both），或者都不顯示（None），或者只顯示一種（Name或Value）。在Align中選擇的是對齊方式。

（5）放大查看元件上面的標注，如圖3-3-3所示。

（6）采用相同的操作把標注U102定義給第二個TC55B4257，然后選擇File→Save。

2．自動打包

（1）在Design Entry HDL菜單欄中選擇File→Export Physical，如圖3-3-4所示。彈出Export Physical對話框，如圖3-3-5所示。

要先進行打包設計，選擇Package Design選項，其下有3個選項：

Preserve—此選項是默認選項，不會改變以前打包的內容。如果需要對打包設計進行改動，必須選擇這個選項進行配置。

Optimize—優化設計。

Repackage—重新打包設計。

如果想要重新生成網絡名稱，就選擇Regenerate Physical Net Names 選項。

如果想要改變Package-XL設置選項，則單擊Advanced按鈕。

如果想更新PCB，就選擇Update PCB Editor Board(Netrev)選項，并指定輸入和輸出PCB 文件名稱，可以單擊Browse按鈕選擇，也可以直接輸入。如果沒有輸入文件，可以直接指定輸出文件。

如果允許PCB編輯器刪除走線，則選擇Allow Etch Removal During ECO選項。

如果允許刪除固定的元件，則選擇Ignore FIXED Property選項。

如果需要創建用戶定義的屬性，則選擇Create user-defined properties 選項。用戶屬性可以自動在PCB中添加，還可以刪除原理圖中定義的屬性。

Place Changed Components有3個選項：

Always—默認選項，表示PCB編輯器根據位號自動用新元件代替所有的元件。

If same—表示如果替換的元件與打包符號、值、偏差匹配，則PCB編輯器會自動替換所有的元件。

Never—表示PCB編輯器不會替換任何元件。

在沒有約束管理器介入的流程中，Constraint Manager Data選項是不使能的，不進行任何選擇；如果有約束管理器介入，需要選擇以下兩個選項之一。

Overwrite current constraints—刪除當前PCB 中的所有約束，完全用原理圖中的約束來替換。

Export changes only—把輸出和更新原理圖中修改過的約束給PCB。

如果想要回注原理圖，就選擇BackAnnotate Packaging Properties to Schematic Canvas選項。

（2）關閉Update PCB Editor Board(Netrev)選項，即取消選中，如圖3-3-6所示。

（3）確保BackAnnotate Packaging Properties to Schematic Canvas選項被選上，如圖3-3-7所示。

（4）單擊OK按鈕開始打包。打包完成單擊No按鈕跳過報告窗口。

（5）設置的手動標注在自動打包中沒有被改變，選擇File→Exit，Design Entry HDL程序被關閉。

（6）打開packaged目錄查看輸出文件，注意到pstxnet.dat文件，這是三個網表文件中的一個，這個文件將把原理圖從PCB編輯器導出到電路板上。