1.3.2 Intel的中心體系結構

從Intel 800系列芯片組問世后采用的是中心體系結構，以往的北橋芯片改為存儲器控制器中心（MCH），而南橋芯片改為I/O控制器中心（ICH）。不像標準南北橋的設計，中心體系結構沒有通過PCI總線使之相連，而是通過專門的中心接口以兩倍PCI的速度相連接。

圖1-8所示為中心體系結構圖，它支持Intel的多種Pentium處理器。

1.數據傳輸速度較快

中心接口是4倍時鐘66MHz/8bit（4 × 66MHz × 1Byte≈266MB/s）的接口，它的吞吐量是PCI（33MHz×32bit≈133 MB/s）的兩倍。

2.減輕了PCI的負擔

中心接口是獨立于PCI的，它不能共享或盜用PCI總線的帶寬，用于芯片組或Super I/O流量，這將改善所有連接到PCI總線設備的性能，因為PCI總線將不再卷入中心的事務中。

3.減少了板卡連線

雖然中心接口有兩倍PCI的速度，但它只有8位寬，只需要15個信號來連接主板。相反，PCI在板卡上需要不少于64根信號線，這增加了電磁干擾（EMI），對信號衰減和噪聲更敏感，也增加了板卡廠家的成本。

中心接口的設計使PCI設備具有更大的吞吐量，這是因為沒有南橋芯片來吞噬PCI總線的吞吐量。由于繞過了PCI接口，中心體系結構也能夠使直接連接I/O控制器中心（前面的南橋）的設備有更大的吞吐量，如新的較高速的ATA—100和USB 2.0接口。

中心接口的設計也是十分經濟的，因為只有8位帶寬。它看起來好像帶寬小，但設計成這樣是有原因的。只有8位帶寬的接口設計使得中心設計只需要15根信號線，與用在北橋/南橋設計中的32位PCI總線需要64根信號線的情形形成了對比。較少的引腳數量意味著主板上較少的電路連接、較少的信號噪聲和不穩定信號的生成，芯片自身有較少的引腳，使芯片更小、生產更經濟。

盡管中心接口一次只能傳送8位數據，但它可在每個時鐘周期輸出4次，時鐘頻率為66MHz，這就形成了高效的4×66MHz×1Byte≈266MB/s的吞吐量，是PCI帶寬的兩倍。PCI是32位寬，但只能以33MHz時鐘頻率進行傳輸，總帶寬為133MB/s。由此可以看出，中心接口具有很高的性能價格比，而且與以前的北橋/南橋設計相比有更好的信號完整性。

MCH是高速處理器總線（400/133/100/66MHz）和中心接口（66MHz）及AGP總線（533/266/133/66MHz）之間的接口，而ICH是中心接口（66MHz）和ATA（IDE）端口（66/100MHz）及PCI總線（33MHz）之間的接口。

ICH也包含一種新的較少引腳數量（LPC）的總線，基本上是4bit/s帶寬版本的PCI設計，它用來支持主板ROM BIOS和Super I/O芯片。數據、地址和命令使用相同的4根信號線，只有9根其他信號線是必須用于實現總線的，總數僅為13根。這就顯著地減少了在系統上連接ROM BIOS和Super I/O芯片的線路數量，老的北橋/南橋芯片組上需要96個ISA總線信號，它們使用ISA作為這些設備的接口。LPC總線有6.67MB/s的帶寬，接近ISA，帶寬足夠支持FWH（固體中心）和Super I/O芯片等設備。

4.與目前的南北橋結構的異同

中心體系結構和目前的南北橋體系結構相比，主要的區別就在于南北橋和BIOS的命名方式不同，中心體系結構根據功能命名；南北橋之間的連接總線也不同，目前南北橋結構采用的是V—link等總線，而Intel的中心體系結構采用的是HUB—Link總線。