- Cadence系統級封裝設計:Allegro SiP/APD設計指南
- 王輝 黃冕 李君編著
- 975字
- 2018-12-27 14:52:28
1.1 系統級封裝的發展趨勢
系統級封裝從20世紀90年代提出概念到現在,已經進入多家學術機構和企業大規模投入資源進行研究與應用的階段,代表著今后電子技術發展的主要方向之一。系統級封裝技術(System in Package, SiP)是一種把多個有源器件(芯片)和無源器件(電阻、電容、電感等)集成在一個封裝的設備中的高密度集成技術。用戶采用系統級封裝技術可把原來需要用PCB來實現的系統縮小為一個高密度封裝,以滿足用戶對系統小型化、多功能、低功耗、高可靠性的要求。相對于系統級芯片設計技術(System On Chip, SOC)而言,系統級封裝技術可在同一個封裝內集成多個采用不同半導體工藝的芯片,兼容多種IC(Integrated Circuit)工藝的優勢,同時也具有縮短研發周期的優勢。相對PCB設計來說,系統級封裝技術由于采用更加緊密的器件布局、更短的信號線長度,可降低系統功耗和提高信號性能。系統級封裝具有如下優點。
1. 高密度
由于采用高密度基板工藝和高密度集成技術,SiP封裝跟采用普通PCB設計的系統相比,SiP封裝面積更小,集成度更高。
2. 高性能
隨著集成電路技術的發展,系統時鐘頻率越來越高,傳輸速率越來越快,比如目前USB 3.0傳輸速率達到4.8Gbps。隨著DDRIII和USB 3.0等新的技術方案采用,留給工程師在PCB設計時的余量越來越小,同時單芯片封裝的寄生參數又對信號完整性、電磁兼容性產生影響。因此隨著系統級封裝工藝技術的發展,越來越多的工程師進行系統設計時會選擇系統級封裝這種實現方法。
3. 低功耗
目前,綠色制造是對很多設計的基本要求。低功耗對設計來說非常關鍵。系統級封裝相對于PCB而言,在一些設計中可降低30%~50%的功耗。
4. 低成本
系統級封裝在成本上要比PCB高,但比SOC動輒成百上千萬元的成本來說還是便宜了許多。
5. 更短的設計周期
現在,電子產品競爭激烈,產品若能盡早上市會給企業帶來更多的利潤。SiP設計相對SOC設計簡單,可直接采用現有的IC裸片和無源器件搭建具備一定功能的系統,無須專門進行SOC設計;而對SOC而言,如果采用45納米的工藝技術,則以前的各個IP芯片設計都要改成45納米的工藝技術,這樣一來,采用SiP設計比SOC設計節約很多的時間。
6. 靈活性
SiP設計相對于SOC設計更加靈活。特別對于有射頻電路和射頻芯片的系統設計來說,系統級封裝技術提供了在同一個封裝內集成RF、模擬電路和高速數字電路的靈活性,可有效地解決在芯片內設計RF元件的問題。除此之外,用戶采用系統級封裝技術可將部分器件埋入高密度封裝基板內,完成一定的系統功能。