1.3 數字電路基礎

大家知道，電子電路中的信號分模擬信號和數字信號。計算機由大量的數字電路組成，它所處理的是二進制數字信號，即只有0和1兩種狀態信號。所有的數據、程序和各種邏輯控制都是由大量能記錄這兩種狀態的電子器件和能實現0、1 基本邏輯控制的單元組成的。這種基本的邏輯控制電路包括邏輯門電路、組合邏輯電路（編碼器、譯碼器、數據選擇器等）和時序電路（觸發器、寄存器、計數器等）。

1.3.1 基本的門電路

在數字電路中，所謂“門”，就是實現一些基本邏輯關系的電路。最基本的邏輯關系可歸納為與、或、非三種，所以最基本的邏輯門為與門、或門和非門。

1．“與”邏輯關系及與門電路

當決定一件事情的各個條件全部具備時，這件事才會發生，這樣的因果關系稱之為“與”邏輯關系。

實現“與”邏輯關系的電路稱為與門。通常“與門”的輸入端可以有2、4、8個，而輸出端只有一個，電路的符號如圖1-7(a)所示。邏輯表達式為F=A·B。

若以高電平表示1，低電平表示0時，稱為正邏輯，反之為負邏輯。對于當前廣泛使用的門電路，高電平大于3.6V，低電平小于0.3V。

2．“或”邏輯關系及或門電路

當決定一件事情的各個條件中，只要具備一個或一個以上時，這件事就會發生，這樣的因果關系稱之為“或”邏輯關系。

實現“或”邏輯關系的電路稱為或門。通常或門的輸入端可以有2、4、8個，而輸出端只有一個，電路的符號如圖1-7(b)所示。邏輯表達式為F=A+B。

3．“非”邏輯關系及非門（反相器）

非就是反，就是否定。實現“非”邏輯關系的電路稱為非門。非門的輸入端只有1個，輸出端也只有一個，電路的符號如圖1-7(c)所示。邏輯表達式為。

由這三種基本的邏輯門電路還可以構成“與非”門、“或非”門、“與或”門、“與或非”門、“異或”門等門電路。

1.3.2 三態門與緩沖器

1．基本原理

三態門有三種輸出狀態，即高電平(1)、低電平(0)和高阻態，其中高阻態也稱為浮空狀態。當三態門處于浮空狀態時，可使輸出端與輸入端在邏輯上“分離”。三態門有輸出端、輸入端和控制端，輸出端可以與輸入端同相，也可以與輸入端反相。控制端可以是高電平控制，也可以是低電平控制。三態門的邏輯符號如圖1-8所示，其中圖(a)、圖(b)為同相輸出，圖(c)、圖(d)為反相輸出，圖(a)、圖(c)為高電平控制，圖(b)、圖(d)為低電平控制。

在實際使用中，只有當控制信號有效時，輸出端與輸入端接通，信號由輸入端送輸出端，即起到緩沖的作用，因此三態門也稱為三態緩沖器。控制信號無效時，輸出高阻態，信號不能輸出。

圖1-9所示電路為多個三態門掛到總線AB上。三態門最重要的一個用途是可以實現用同一根總線（導線）輪流傳送幾個不同的數據或控制信號。如令E1=1，則A1的數據可傳送到總線AB上，另外兩個三態門的輸出處于高阻狀態。注意在某一時刻，E1、E2、E3只能有一個為1，不能有兩個或兩個以上同時為1。如果有多個為1，則引起總線沖突，這方面的知識對于微型計算機系統設計非常重要。這種利用總線傳送數據和控制信號的方法在現代電子計算機技術中用得極為廣泛。

2．典型的TTL三態門集成電路

常用的三態門芯片有74LS240、241、242、244、245、366、367等，下面主要介紹74LS244和74LS245。

（1）74LS244

74LS244是一個8路數據緩沖器，其邏輯功能和外部引腳如圖1-10所示。

由圖可見，該緩沖器內部包含8個三態緩沖單元，它們被分為兩組，每組4個單元，分別由門控信號和控制。當為低電平時，輸入端1A1～1A4 的高電平或低電平將被傳送到輸出端1Y1～1Y4；當為低電平時，2A1～2A4的高電平或低電平將被傳送到輸出端2Y1～2Y4；當和為高電平時，輸出呈高阻態。把它用于8位數據總線時，可將和端連在一起，由一個信號控制。74LS244是一種單向數據緩沖器，數據只能從A端傳送到Y端，若要實現雙向數據傳送，可選用雙向數據總線緩沖器74LS245。

（2）74LS245

74LS245的邏輯功能和外部引腳如圖1-11所示。它的內部包含8個雙向三態緩沖器。控制信號中，除了一個低電平有效的門控信號輸入端之外，還有一個方向控制端DIR。只有當為低電平時，數據才能從A傳送到B或從B傳送到A；當DIR為高電平時數據從A傳送到B，而DIR為低電平時數據從B傳送到A。

1.3.3 觸發器與鎖存器

1．基本原理

觸發器是一種具有記憶功能的器件，它有兩種穩定狀態，分別表示1和0。在數字電路中，常用來構成寄存器、計數器等部件。觸發器有多種形式，常用的有R-S觸發器、D觸發器、J-K觸發器及T觸發器等，這里以計算機中常用的D觸發器為例說明觸發器的工作原理。

D觸發器的邏輯電路及符號如圖1-12所示。

該觸發器由六個與非門組成，輸出端為Q和端，另外增加一個時鐘控制端CP。其中G1和G2構成基本的RS觸發器。該D觸發器為正邊沿觸發器，也稱維持-阻塞D觸發器。下面分析其工作原理和邏輯功能。

（1）當CP=0時，與非門G3和G4被封鎖，其輸出Q3=Q4=1，觸發器處于一種穩態。在此期間，由于Q3至Q5和Q4至Q6的反饋信號將這兩個門打開，因此可輸入數據D，Q5=D，Q6=Q5=D。

（2）當CP由0變1時，觸發器翻轉。這時G3和G4打開，它們的輸出Q3和Q4的狀態由G5和G6的輸出狀態決定，即由輸入信號D決定：

① 當D=0時，Q5=1、Q6=0，從而使Q4保持1，Q3變成0。這時G1和G2組成的基本觸發器得到互補的輸入，其輸出狀態Q=0、。

② 當D=1時，Q5=0、Q6=1，從而使Q3保持1，Q4變為0。觸發器的輸出狀態Q=1、。

當CP由0變1時，Q狀態跟著D狀態變化。它能記憶0、1信息。

根據以上分析，可得D邊沿觸發器的特征方程為Qn+1=D。其工作波形如圖1-13所示，真值表如表1-2所示。

（3）觸發器翻轉后，在CP=1時輸入信號被封鎖。當D=0時，觸發器翻轉后，Q3=0，由于Q3至Q5的反饋線將G5封鎖，因此Q5、Q6、Q3和Q4在D發生變化時都不會改變狀態。當D=1時，觸發器翻轉后，Q4=0，由于Q4至G6和G3的反饋線將G6和G3封鎖，因此Q6、Q3和Q4在D發生變化時都不會改變狀態。

總之，該觸發器在CP上升沿前接收輸入信號，上升沿時觸發翻轉，上升沿后輸入被封鎖。CP上升沿前，傳輸輸入信號D的門G5、G6的輸出狀態跟著D的狀態變化，因此這種電路不存在一次變化現象。

由式Qn+1=D可知，D觸發器可以把某時刻根據輸入信號產生的狀態保存下來，所以常用做數據鎖存器。Rd端為強迫復位端，Sd端為強迫置位端。Rd、Sd均為低電平有效，且不受CP狀態限制。

2．典型的數據鎖存器——74LS373

鎖存器具有暫存數據的能力，能在數據傳輸過程中將數據鎖住，然后在此后的任何時刻，在輸出控制信號的作用下將數據傳送出去。

74LS373是一種常用的8D鎖存器，它可以直接掛到總線上，并具有三態總線驅動能力。圖1-14是其邏輯功能圖和外部引腳圖，表1-3是其真值表。

從圖1-14可以看出，74LS373由一個8位寄存器和一個8位三態緩沖器構成，寄存器的每個單元則是一個具有記憶功能的D觸發器。它有兩個控制輸入端，即輸入使能端G和允許輸出端。當G為高電平時，加在各觸發器的D輸入端的0或1電平被打到它的Q端，且記憶在那里。端電平與Q端的相反。此后，若在端作用一個低電平脈沖，記憶在的電平將經三態門再反相后傳輸到輸出端O。可見，如果這兩個控制脈沖同時作用，鎖存器的輸出O將隨輸入D而變，呈透明態。若將G端的高電平撤除使之變成低電平，保持低電平，輸出端O將是前面鎖存的數據，這時D端的任何變化都不影響輸出。如果端為高電平，則不論G的電平如何，輸出將呈高阻態，與總線斷開。、G、D和O信號之間的關系如表1-3所示。