1.2 集成電路發展回顧

集成電路制造是一種非常復雜的技術，包含材料生長、晶圓制造、電路設計、無塵室技術、制造設備、測量工具、晶圓處理、晶粒測試、芯片封裝和最后的芯片測試。

1.2.1 材料制備

半導體的生產需要用原材料制造晶圓。在晶圓制造過程中，如化學氣相沉積（CVD）、刻蝕、物理氣相沉積（PVD）和化學機械研磨（CMP），都需要使用超高純度以及極低粒子密度的氣體確保生產的成品率。

許多半導體制造的原料都有毒、易燃、易爆，或者具有腐蝕性，有些還是很強的氧化劑。這些化學藥品必須由受過專業訓練的人員處理。基本常規要求工作人員不應該打開氣體或者液體管路，也不可以更換氣體鋼瓶，除非他們受過特殊的訓練且十分熟知處理的化學藥品屬性。

1.2.2 半導體工藝設備

半導體的制造工藝需要高度專業化的工具，如外延硅沉積反應爐、CVD和刻蝕工具、離子注入機、高溫爐和快速加熱（RTP）工具、金屬沉積反應爐、化學機械研磨工具以及光刻技術工具等。諸如此類的工具既精密又復雜，而且十分昂貴，使用人員必須接受過特殊訓練，并能適當解決設備出現的問題。由于造價很高，且以平方英尺計價的無塵室同樣費用很高，所以半導體制造商總是盡量維持一天24小時以及每周七天不間斷生產，只有在遇到預防性的維護或設備出了故障時才停工，如何減少停機時間以提升生產力和增加產量是一個非常重要的課題，受過良好訓練且經驗豐富的工程師和技術人員在這個過程中扮演了決定性的角色。

20世紀70年代之前，大多數集成電路制造商都使用自己的制造工具，如今產業界大多數的制造工具都來自專門的半導體設備公司，他們不但制造精密的設備，而且通過工藝測試對設備進行專門調試。雖然能夠同時處理多片晶圓的批量系統廣泛使用，但單一晶圓和多反應室的制造工具也一樣越來越多樣化。具有多重處理功能的配套工具也能改善制造的產量和成品率。另一種趨勢是將制造反應室或制造處理站垂直架設，以減小工具所占的地板面積并節省無塵室空間。特別是對于先進的IC制造廠，無塵室空間十分昂貴。將度量衡工具配套在生產設備上，使其具有臨場測試和即時制造控制的功能，將是設備發展的另一個趨勢。

1.2.3 測量和測試工具

半導體生產的每一個工藝過程都需要使用專門的工具測量、監視、維護及控制整個過程。有些工具用來測量薄膜的特性，如厚度、均勻性、應力、反射系數、折射率和薄片電阻。有些工具測量元器件的特性，如電流-電壓曲線、電容-電壓曲線和擊穿電壓曲線等。光學及電子顯微鏡也廣泛應用于檢查圖形、側面圖和對準程度。某些度量衡也采用紅外線及X光輻射測量來分析化學成分和濃度。

保持測試和測量工具正常工作非常重要，以避免數據的解讀錯誤和因不必要的工具故障而導致停機。因此，操作人員必須熟知這些工具如何操作，怎樣校準，以盡量縮短不必要的停機時間。

半導體制造的發展對度量衡工具的改進提出了最大的挑戰，過程的檢測和控制需要更快速、更精確的測量方法，如超薄薄膜（小于10?）尺寸的測量、非破壞性的圖形和側面圖的測量以及即時、臨場的測量等。

為了維持和提高產能，缺陷檢測和監測技術也在迅速發展。光學檢測系統使用光子捕獲測量晶圓和圖形空白處的物理缺陷。電子束檢測系統使用電子捕獲微小的物理缺陷和電缺陷，如器件的開路或短路。通常需要有能力捕獲技術節點一半大小的缺陷來控制缺陷密度并保持成品率。例如，對于14nm的技術節點，捕獲7nm缺陷的能力顯得十分必要。

1.2.4 晶圓生產

晶圓制造從普通的石英砂開始，首先利用碳和石英砂在高溫狀態下反應生成天然硅或純度為98%的冶金級硅（MGS）。接著將MGS磨成粉狀與氯化氫反應生成液態三氯硅烷（SiHCl3，TCS），它的純度高達99.9999999%（9個9）。然后再將TCS與氫在高溫狀態下反應沉積出高純度的多晶硅或電子級硅材料（EGS）。將EGS放入旋轉石英坩堝內加熱到1415℃熔化，然后慢慢將一個旋轉種晶推進熔融的硅中，再慢慢將其提拉出來，最后產生出超純凈的單晶硅晶棒。單晶硅晶圓就是將圓形晶棒鋸成片狀形成。接著將晶圓粗磨、洗凈、刻蝕、拋光、打上編號，最后運送到集成電路芯片制造廠。許多晶圓制造廠甚至為集成電路制造廠在晶圓表面沉積一層單晶硅薄膜，這層薄膜稱為外延硅。晶圓的生產制造和外延硅的沉積將在第4章詳細介紹。

1.2.5 電路設計

當杰克·克畢用5個分離組件設計出第一個集成電路時，是用手繪方式畫出電路圖的，如圖1.13所示。

（來源：德州儀器公司）

在22nm技術節點，364百萬位（MB）靜態隨機存儲器（SRAM）包含了超過2.9億個晶體管。64GB的NAND閃存芯片，其中有超過64億的組件，也已經用19nm技術制造出來。對于這些芯片的設計，沒有功能強大的計算機設計工具的幫助，是不可能做到的。即使用計算機設計工具，對于一個復雜的集成電路（如高端的微處理器芯片）則需要幾十位甚至百余位工程師和設計師幾個月的時間來設計、測試和布局。

設計時的主要考慮因素包括：芯片功能、晶粒尺寸（芯片制造的成本）、設計時間（集成電路設計所需時間和規劃的成本）和可測試性（測試和時間規劃的成本）。集成電路設計總是在這些因素中評估取舍以獲取最佳的功能和利潤。圖1.14（a）顯示了互補金屬氧化物半導體（CMOS）反相器電路。圖1.14（b）是一個CMOS反相器的版圖布局。這種布局的優點是可以使N型MOS（NMOS）和P型MOS（PMOS）置于同一平面，如圖1.14（c）所示。

對于實際的IC設計，CMOS反相器布局通常更緊湊，如圖1.15所示。它基本上是在圖1.14（b）基礎上將PMOS旋轉180°放在NMOS上方，從而使NMOS和PMOS的公用柵縮短并拉直。與圖1.14（b）所示的U形柵相比，這種布局的優點顯而易見。當然，這種布局將使得NMOS和PMOS不在一個截面上。

集成電路設計包含結構設計、邏輯設計及晶體管級的設計。結構設計決定了應用作業系統和系統分割模組；邏輯設計是將邏輯單元，如加法器、柵極數、反相器和存儲器放置于每個模組中并執行子程序。晶體管級設計是將個別的晶體管放置在每個邏輯元器件中，二進制指令（0和1）用于測試邏輯單元的電路設計。

測試過程中將設計錯誤消除后便可將設計的布局圖精確地印在一片鍍鉻的玻璃板上制造出光刻版或倍縮光刻版。光刻制造中，光刻版/倍縮光刻版通過曝光過程使得光刻膠產生光化學反應，可將設計圖形暫時轉印到半導體晶圓表面所覆蓋的光刻膠上。由于大多數集成電路芯片是互補型MOS（CMOS），而且反相器是最簡易的互補型MOS晶體管電路，所以本書借用CMOS反相器分析集成電路的設計及制造過程（見圖1.14）。

20世紀80年代以前，大多數半導體公司都自行設計、生產及測試集成電路芯片。這些傳統的半導體公司稱為集成設備制造商（IDM）。進入90年代之后，集成電路產業中產生了兩種半導體公司。一種為“晶圓代工”公司，其擁有晶圓制造工廠但卻沒有自己的設計部門。他們接受其他公司的訂單，制造光刻版/倍縮光刻版，或從顧客手中取得光刻版/倍縮光刻版，為客戶處理晶圓及芯片制造；另一類為“無晶圓廠”的半導體公司，這種公司只有自己的設計小組和測試中心，接受以電子產業為主的客戶訂單，并根據顧客的需求設計芯片，然后與晶圓代工公司簽約并依照他們的設計生產晶圓。有些設計公司用自己的測試工具測試芯片制造廠生產的芯片。有些無晶圓廠公司甚至只專注芯片的設計而將芯片的測試工作外包出去。芯片最后將運回無晶圓廠公司，測試后才將產品送交原來的客戶。

集成電路的設計對集成電路的制造有直接影響，比如，當一個芯片被設計成在某一區域內布滿了金屬連線，而在另一區域卻只有很少的或沒有金屬連線時，就可能造成刻蝕過程中的“負載”效應，及在化學機器研磨過程中的“碟化”效應。產品工程師、設計小組及制造小組必須密切配合，以避免或解決這類問題。

當IC技術發展到納米技術時代時，由于晶圓上的圖形比曝光的光波長小，光學鄰近修正（OPC）和相關的工藝技術顯得十分重要。提供電子設計自動化（EDA）軟件的設計公司與晶圓廠聯系更加緊密，以確保他們的產品可以幫助設計師設計出具有高可制造性的IC芯片，并在硅工藝線上實現高產量。

1.2.6 光刻版的制造

當集成電路設計完成后，電子設計自動化（EDA）軟件產生的布局圖被轉印到覆蓋鉻金屬薄膜的石英玻璃片上，并通過計算機控制的激光將版圖投射在光刻膠涂敷的鉻玻璃表面。光子通過光化學反應改變曝光光刻膠的化學性質，并使用堿性顯影劑將其溶解。圖形刻蝕工藝將鉻金屬從光刻膠顯影劑溶解的區域除掉，這樣就可以將集成電路版圖的圖像轉印到石英玻璃的鉻金屬層上。

為了保持光刻版表面的潔凈，將一片稱為薄塑膠的塑料薄膜片覆蓋在接近鉻玻璃表面的位置。這樣可以避免直接接觸金屬層和玻璃表面以保持光刻版的干凈，更重要的是，這樣可以確保落在光刻版上的粒子不會在晶圓表面造成缺陷。圖1.16（a）為光刻版的基本結構。圖1.16（b）顯示了衰減相位移光刻版的基本結構。圖1.17所示為互補型MOS晶體管（CMOS）反相器中的集成電路布局和光刻版之間的關系。可以看出，制造一個CMOS反相器至少需要10張光刻版。

計算機控制的電子束也可以使光刻膠曝光，達到圖形轉印的目的。由于高能電子束的波長比紫外線短，所以電子束有較高的解析度，可以在鉻膜玻璃上產生更精細的圖像。隨著器件特征尺寸的不斷縮小，越來越多的光刻版必須使用電子束直寫技術。

（來源：SGS湯普森）

一般而言，當鉻膜玻璃上的圖像能覆蓋整個晶圓時，稱為光刻版。光刻版通常以1∶1的比例將圖形轉印到晶圓表面，投影、接近式曝光和接觸式曝光等曝光系統都使用光刻版，光刻版的最高解析度大約為1.5μm。

當鉻膜玻璃上的圖形只能覆蓋晶圓的部分區域時，稱為倍縮光刻版。倍縮光刻版上的圖形和圖形尺寸均比投射在晶圓表面上的圖形大，通常以4∶1（4×）的比例縮小。使用倍縮光刻版的曝光系統必須曝光許多次才能覆蓋整個晶圓。這個過程稱為步驟重復，這種校準/曝光系統稱為光刻版步進機。先進的半導體廠商在光刻工藝中都使用光刻版步進機曝光，使用帶有倍縮光刻版步進機的最大優點是具有更高的解析度。圖1.18為光刻版和倍縮光刻版的示意圖。在集成電路制造中，通常將倍縮光刻版稱為“掩膜版”因此，圖1.18（b）可以稱為掩膜版和倍縮光刻版，而圖1.18（a）只能稱為光刻版。

由于倍縮光刻版上的任何缺陷圖形投影到晶圓表面后都將縮小，所以即使在倍縮光刻版上有一些微粒，光刻版步進機都可以大大減小在晶圓上產生致命缺陷的機會。在相鄰的線性圖形上使用相位移覆蓋技術產生破壞性干涉，可以增強亞微米圖形的曝光解析度。這部分內容將在第6章討論。

制造最簡單的MOS晶體管至少需要5道光刻。先進的集成電路芯片甚至需要超過30道光刻/倍縮光刻工藝。

1.2.7 晶圓制造

第一個IC設計人員利用EDA輔助工具進行了電路設計。光刻版制造廠使用設計師提供的版圖文件將設計的圖形轉印到覆蓋有鉻玻璃的光刻膠上，這個過程使用激光或電子束直寫的方式，然后刻蝕鉻玻璃形成光刻版。制成的版圖將送至IC工藝線的光刻間。晶圓制造提供不同類型的晶圓，這些晶圓具有不同的晶向、不同的摻雜類型、不同的摻雜濃度，已經有或沒有外延層，這是根據IC晶圓廠的要求設計的。材料制造商根據IC制造的需要制造了多種超純材料。

一旦晶圓被送至工藝線，通常將進行激光刻劃、清洗和熱生長一層薄二氧化硅。在所謂的晶體管制造前端（FEOL）晶圓處理過程中，晶圓將經過多次光刻，其中大部分需要不同的離子注入形成阱區、源/漏擴展結、多晶硅柵摻雜源/漏結。前段FEOL光刻工藝只包括兩個圖形化刻蝕過程，一個是形成淺溝槽隔離，另一個是形成柵電極。

在后端（BEOL）工藝過程中，所有的光刻工藝通過刻蝕工藝進行。銅金屬化過程中，金屬層的數目決定了多次重復雙鑲嵌工藝：介質化學氣相沉積、光刻、介質刻蝕、去光刻膠和清洗、光刻，電介質刻蝕，去光刻膠和清洗、金屬層沉積、金屬退火和CMP。所有的金屬層形成后，沉積CVD氧化硅和氮化硅作為鈍化層，最后的光刻工藝定義出焊線或凸形焊點。

最后進行芯片測試、晶粒分離、分類、封裝并送給客戶。

集成電路廠商需要經過數百道制造步驟和數周時間才能在晶圓表面做出微小的電子元器件和電路。晶圓處理過程包括：濕法清洗、氧化、光刻、離子注入、快速熱退火、刻蝕、去光刻膠、CVD、PVD和CMP等。圖1.19顯示了一個先進半導體生產線上的IC芯片工藝流程。

這些工藝將詳細地在后續章節中討論，討論中主要利用化學和物理的知識而很少涉及數學分析。

后續的章節中，將通過基本的數學、化學和物理知識對晶圓廠的這些制造技術進行詳細探討。