1.1 集成電路發(fā)展歷史

1.1.1 世界上第一個晶體管

半導體時代開始于1947年的圣誕節(jié)前夕。AT&T貝爾（Bell）實驗室的兩位科學家John Bardeen（約翰·巴定，1908年5月23日-1991年1月30日）和Walter Brattain（華特·布萊登，1902年2月10日-1987年10月13日）展示了一個由鍺（第一代半導體材料）制成的固態(tài)電子元器件。兩位科學家觀察到當電流信號施加到鍺晶體的接觸點時，輸出的功率將大于輸入的功率，這項研究成果于1948年公布。這就是世界上第一個點接觸型晶體管，如圖1.1所示。單詞“transistor”是由“transfer”和“resistor”兩個單詞組合而成的。

約翰·巴定和華特·布萊登兩位科學家的領(lǐng)導--William Shockley（威廉·肖克萊，1910年2月13日-1989年8月12日）也不甘置身于這項重要的發(fā)明之外，決定做出自己的貢獻。肖克萊在圣誕節(jié)期間認真工作并推導出了這種雙載流子晶體管的工作原理，并在1949年發(fā)表了晶體管理論，同時也預測了另一種更容易量產(chǎn)的晶體管的出現(xiàn)，這就是面接觸式雙載流子晶體管（Junctions Bipolar Transistor）。威廉·肖克萊、約翰·巴定和華特·布萊登三人因為晶體管的發(fā)明而分享了1956年的諾貝爾物理學獎。圖1.2為發(fā)明第一個晶體管的三位科學家。

（來源：http：//www.wired.com/thisdayintech/tag/bell-labs/）

由于軍事和民用對電子元器件的大量需求，半導體產(chǎn)業(yè)在20世紀50年代得以快速發(fā)展?；诔叽缧　⒑碾娏康?、工作溫度低和反應速度快等優(yōu)點，以鍺為原料的晶體管很快取代了多數(shù)電子產(chǎn)品中的真空管。高純度單晶半導體材料的生產(chǎn)技術(shù)出現(xiàn)以后，加速了晶體管的生產(chǎn)。第一個單晶鍺于20世紀50年代出現(xiàn)，第一個單晶硅在1952年問世。整個20世紀50年代期間，半導體工業(yè)發(fā)明了分離式元器件并用于制造錄音機、計算機和其他民用和軍用產(chǎn)品。所謂的分離式元器件就是一種電子元器件，如電阻器、電容器、二極管和三極管，分離式元器件現(xiàn)在仍廣泛應用在電子產(chǎn)品上，技術(shù)人員可以很容易地在許多先進電子系統(tǒng)的印制電路板（PCB）上發(fā)現(xiàn)這種分離式元器件。

華特·布萊登在發(fā)明了第一個晶體管后去了其他實驗室工作，他在貝爾實驗室進行表面態(tài)的研究并兼管理工作，直到1967年退休。

約翰·巴定離開貝爾實驗室后成為美國伊利諾伊大學厄巴納-香檳分校教授，于1951年開展超導研究工作。1957年，他與其合作者Leon Cooper和John Robert Schrieffer提出了一種超導理論，后來被稱為BCS理論（姓氏的縮寫）。由于BCS理論，他們分享了1972年諾貝爾物理學獎。他成為第一位兩次贏得諾貝爾物理學獎的人。

1956年，威廉·肖克萊離開位于新澤西的貝爾實驗室回到他的加州老家，在舊金山灣區(qū)南方的山谷開創(chuàng)了肖克萊半導體實驗室。在貝爾曼儀器公司的財政支持下，肖克萊的實驗室將本來種滿杏樹的山谷轉(zhuǎn)變成世界高科技中心的鼻祖，即今日眾所周知的硅谷。肖克萊吸引了許多有才華的科學家和工程師［如羅伯特·諾伊斯（Robert Noyce）和哥登·摩爾（Gordon Moore）］到他的實驗室工作。

雖然肖克萊的半導體實驗室產(chǎn)生了許多杰出的研究成果，但由于領(lǐng)導人的個性和管理因素，使肖克萊半導體實驗室始終沒有成為成功的企業(yè)。羅伯特·諾伊斯、哥登·摩爾和其他人于1957年離開了肖克萊半導體實驗室，另外成立了由費爾查德攝影機公司資助的費爾查德半導體公司。這些物理學家成功地追尋并實現(xiàn)了肖克萊的最初目標，即在硅襯底上制造晶體管。

威廉·肖克萊也在1963年離開了半導體工業(yè)專任斯坦福大學電機工程系的教授，他后來因為鼓吹關(guān)于“人類智慧屬于遺傳”的學說而備受爭議，因此被許多人視為種族偏見主義者。

1.1.2 世界上第一個集成電路芯片

1957年，在一個為了慶祝貝爾實驗室發(fā)明晶體管十周年的會上，杰克·克畢（Jack Kilby）注意到大多數(shù)的分離式元器件，如電阻器、電容器、二極管和晶體管都可以由硅半導體材料制成，所以有可能將這些分離式元器件做在同一塊半導體襯底上，再將它們連接在一起組成一個完整電路，這樣便可以制造出更小的電路以降低產(chǎn)品的成本。1958年，杰克·克畢加入德州儀器公司（Texas Instruments，TI）。作為一位新進員工，克畢沒有假期，因此當他的同事都在享受暑假時，克畢獨自在R&D實驗室里將他的集成電路構(gòu)想付諸實踐，等他的同事休假回來時，他便提出他的構(gòu)想并展示出成果。由于硅晶片不易取得，克畢只能利用手邊能找到的資源，也就是一片上面還帶有一個晶體管的鍺條，他利用這個鍺條做成三個電阻器，并加入一個電容器，利用細白金線連接晶體管、電容器和鍺條上的三個電阻器，杰克·克畢制造出了世界上第一個集成電路，如圖1.3所示。在德州儀器公司，集成電路被稱為“條”而非“芯片”，原因就在于杰克·克畢的第一個集成電路的外形是由鍺條做成的。

同時在費爾查德攝影機公司工作的羅伯特·諾伊斯也正致力于“低成本、高產(chǎn)量”產(chǎn)品的開發(fā)，不同于克畢的IC芯片是用真正的金屬線連接不同元器件，諾伊斯的芯片是利用刻蝕沉積在晶圓表面的鋁薄膜所形成的鋁線連接各個不同的元器件。由硅材料取代鍺，同時應用他的同事珍·賀妮（Jean Horni）開發(fā)的平坦化技術(shù)，諾伊斯制作出了面接觸式晶體管，這個晶體管充分利用了硅材料和它的天然氧化層--二氧化硅的優(yōu)點，在高溫氧化爐中，硅晶圓表面很容易生長出高穩(wěn)定性的二氧化硅層，作為電隔離和擴散阻擋層。

費爾查德的公司于1961年制作出第一批可用于商業(yè)化的集成電路，這些集成電路僅由四個晶體管組成，每個售價為150美元，然而這樣的價格要比購買四個晶體管，并將它們連接在同一個電路板上所形成的相同電路貴得多。美國太空總署是這種新型集成電路芯片的主要客戶，因為火箭科學家和工程師們寧愿付出較高的成本減輕太空火箭的重量。

圖1.4為費爾查德的羅伯特·諾伊斯1960年制造出的第一個硅集成電路芯片，這個集成電路芯片由一個2/5英寸（約10mm）的硅晶圓制成。諾伊斯的芯片使用了現(xiàn)代集成電路芯片的基本制造技術(shù)，同時也成為所有后繼集成電路的原型。

經(jīng)過多年的專利權(quán)糾紛之后，德州儀器公司和飛兆半導體終于同意交叉授權(quán)彼此的技術(shù)，杰克·克畢和羅伯特·諾伊斯共同分享發(fā)明集成電路的專利。

杰克·克畢繼續(xù)在德州儀器公司工作，并在1983年正式退休。由于發(fā)明了集成電路，2000被授予諾貝爾物理學獎。圖1.5是杰克·克畢的照片。

羅伯特·諾伊斯離開飛兆半導體后，和安德魯·葛洛夫及哥登·摩爾1968年共同成立英特爾（Intel）公司。諾伊斯在1988年成為德州奧斯丁Sematech的執(zhí)行總裁，這是一個半導體制造的國際聯(lián)合組織。圖1.6是羅伯特·諾伊斯的照片。

（來源：http：//media.aol.hk/drupal/files/images/200811/25/kilby_jack2.jpg）

（來源：http：//download.intelcom/museum/research/arc_collect/history_docs/pix/noyce1.jpg）

1.1.3 摩爾定律

集成電路工業(yè)于20世紀60年代快速發(fā)展。1964年，哥登·摩爾，即英特爾公司的創(chuàng)始人之一，注意到計算機芯片上的元器件數(shù)目幾乎每12個月就增加一倍，但價格卻沒有改變。于是他預測這種趨勢在未來也不會改變，這種預測隨即成為半導體工業(yè)界眾所周知的摩爾定律。令人驚訝的是，過去四十多年一再證明摩爾定律的正確性，只有1975年稍做調(diào)整（摩爾將12個月改為18個月）。圖1.7顯示了1965年摩爾的預言，圖1.8為最新的摩爾定律微處理器發(fā)展趨勢。

表1.1列出了半導體工業(yè)中使用的IC芯片集成水平。

（來源：http：//www.intel.com/technology/mooreslaw/）

表1.1 IC芯片集成水平

（來源：http：//www.is.umk.pl/～duch/Wyklady/komput/w03/Moores_Law.jpg）

1.1.4 圖形尺寸和晶圓尺寸

2000年之前，半導體工業(yè)中圖形尺寸通常以微米（μm）計算，相當于1m的10-6。人的頭發(fā)直徑大約為50～100μm。2000年之后，半導體工業(yè)發(fā)展到了納米（nm）尺度，1nm相當于10-9m。不到五十年的發(fā)展時間，集成電路的最小圖形尺寸已經(jīng)大幅縮小，由20世紀60年代的50μm發(fā)展到2010年的32nm。通過縮短最小圖形尺寸，科學家和技術(shù)人員能制作出更小的元器件。這使每片晶圓可以產(chǎn)出更多的芯片，或者用同樣的晶粒尺寸制作出性能更強的芯片。這兩種結(jié)果都將幫助集成電路制造者在生產(chǎn)IC芯片的同時獲得更大的利益，這是集成電路技術(shù)發(fā)展中最重要的原動力。

當技術(shù)節(jié)點從28nm縮小到20nm時，同樣大小的芯片也相對縮小了（20/28）2～0.51倍。如果芯片和晶圓都是正方形，這就表示潛在的芯片數(shù)目幾乎可以增加一倍（但由于硅晶圓是圓形的，邊緣效應只能使芯片數(shù)目增加約50%）。同理，如果再將圖形尺寸進一步縮小到14nm，相對于28nm制造技術(shù)，芯片數(shù)目幾乎可達4倍（如圖1.9所示）。

圖1.10顯示了已知最小的MOS晶體管，有效柵長為0.004μm，或4nm。由NEC在2003年國際電子器件會議（IEDM）上發(fā)表。

（來源：Hitoshi Wakabayashi，et al.，ProceedingofIEDM，20-7，2003. ?IEEE）

自問自答

問：圖形尺寸是否有最小極限？

答：有，硅晶圓上的微電子元器件最小圖形尺寸不能小于兩個硅原子的間距，即5.43?。（1?=0.1nm=1×10-10m）。

問：IC芯片的最小圖形尺寸有可能達到什么程度？

答：集成電路發(fā)展過程中已經(jīng)預言了很多最小的圖形尺寸，作者不排除以下的預言能實現(xiàn)。單一硅原子不足以構(gòu)成一個微電子元器件。因此，如果需要10個硅晶格原子構(gòu)成最小圖形，IC芯片的最小圖形尺寸可以小到50?或5nm。

當最小圖形尺寸達到物理極限前，仍需要克服許多技術(shù)方面的挑戰(zhàn)。最值得注意的是圖形化制造技術(shù)，這種技術(shù)是將設計好的圖形轉(zhuǎn)印到晶圓表面構(gòu)成集成電路元器件，這也是集成電路制造中最基本、最關(guān)鍵的工藝之一。目前使用的光學光刻技術(shù)將被另外的光刻技術(shù)取代，如極紫外線（EUV）光刻、納米壓?。∟IL）或電子束直寫技術(shù)（EBDW），直到最小圖形尺寸達到最終的物理極限為止。這些內(nèi)容將在第7章詳細討論。

當最小圖形尺寸不斷縮小時，晶圓的尺寸卻持續(xù)增大。晶圓尺寸已由20世紀60年代的10mm（約2/5英寸）增大到目前的300mm（約12英寸）。由于晶圓尺寸的增大，使單一晶圓上可以放置更多的芯片。從200mm到300mm，晶圓的面積增加了（3/2）2=2.25倍，這表示在每個300mm晶圓上的芯片數(shù)目可以增加一倍多。圖1.11說明了150mm、200mm、300mm和450mm晶圓的相對晶圓尺寸比例。

自問自答

問：晶圓最大尺寸可以達到多少？

答：沒有人能給出這個問題的確切答案，平板顯示器制造設備已經(jīng)開始處理尺寸為2850mm×3050mm的第十代玻璃襯底，機械處理直徑為1000mm（1m）的硅晶圓沒有任何大的問題。然而，晶圓的尺寸受許多因素的限制，如單晶的提拉、晶圓切片技術(shù)、工藝設備的發(fā)展，以及最重要的是IC技術(shù)的需要。因為研究和發(fā)展大晶圓需要大量的初始資金投資，并不是每個IC制造商開始就熱心于此。現(xiàn)在用于IC中的最大晶圓為300mm，而且正成為先進IC工藝生產(chǎn)的主流。目前最大的晶圓已經(jīng)達到450mm，原計劃從2012年開始用于IC生產(chǎn)。然而，大多數(shù)半導體制造商和設備制造商缺乏足夠的熱心將大量的資金投入到450mm工藝方面，所以450mm技術(shù)能夠進入IC工業(yè)的時間被推遲到2018年。如果450mm晶圓技術(shù)最終進入了IC生產(chǎn)，則將是最大的晶圓。

1.1.5 集成電路發(fā)展節(jié)點

技術(shù)節(jié)點（如45nm、40nm、32nm、28nm、22nm、20nm等）不能作為器件的最小特征尺寸。技術(shù)節(jié)點被定義為密集圖形的半間距，圖1.12所示為圖形特征尺寸與圖形間距和半間距的關(guān)系。雖然可以相對容易地降低特征尺寸，如調(diào)整光刻膠可以顯著降低關(guān)鍵尺寸（CD）的光刻膠圖形，如圖1.12（b）所示，但并不容易減少圖形間距。為了減小圖形間距，需要提升圖形化技術(shù)，包括光刻和刻蝕工藝。

不同的IC器件，技術(shù)節(jié)點和圖形間距的關(guān)系不同。例如，對于NAND閃存器件，沒有柵極之間的接觸，技術(shù)節(jié)點定義為柵極圖形的半間距。因此，一個20nm的NAND閃存芯片具有20nm柵極圖形半間距。對于具有柵極接觸的邏輯IC器件，技術(shù)節(jié)點通常是柵極間距的1/4。例如，一個20nm邏輯器件通常具有80nm的柵極間距。

1.1.6 摩爾定律或超摩爾定律

集成電路自發(fā)明以來已經(jīng)得到迅速發(fā)展，之前集成電路制造技術(shù)的發(fā)展符合摩爾定律，如圖1.8所示。然而，半導體技術(shù)進步的實際推動力并不是所謂的“摩爾定律”，而是“超摩爾定律（利潤）”。通過縮小特征尺寸，可以在同一個晶圓上制造更多的芯片，或?qū)⒏嗟脑骷圃煸谕粋€芯片上。通過減小器件的特征長度，可以提高器件工作速度、降低功耗并提高器件的性能。因此，通過利用新的技術(shù)降低器件最小特征尺寸可以減少制造成本，提高利潤，增加企業(yè)的競爭力。當研究和發(fā)展的成本通過縮小特征尺寸調(diào)整時，IC制造商有很大的興趣投資大量資金發(fā)展新技術(shù)并促使器件特征尺寸繼續(xù)減小。五十多年來，IC技術(shù)在摩爾定律推動下應用得很好。然而，當IC技術(shù)節(jié)點達到納米尺度時，簡單地縮小最小特征尺寸并不能使器件性能進一步提高，這是由于柵介質(zhì)的漏電，解決這個問題需要高k介質(zhì)柵和多層金屬技術(shù)。在納米技術(shù)時代，研究和發(fā)展所需的設計成本成倍增加。對于45nm技術(shù)，已經(jīng)有一些公司不能單獨負擔起15億美元的研發(fā)費用。當器件特征尺寸縮小到32nm/28nm、22nm/20nm、14nm或更小節(jié)點時，只有很少的IC制造商能完全負擔起研發(fā)費用。在可以預見的將來，摩爾定律將變成歷史，IC制造技術(shù)的發(fā)展將通過新摩爾定律（或超摩爾定律）引導。半導體產(chǎn)業(yè)將成為一個如汽車行業(yè)一樣成熟的行業(yè)，技術(shù)將以一個較為適度的速度繼續(xù)發(fā)展。