1.2 功能特點

Cadence公司的Allegro SPB 16.3軟件對PCB板級的電路系統設計流程，包括原理圖輸入，數字、模擬及混合電路仿真，FPGA可編程邏輯器件設計，自動布局、布線，PCB版圖及生產制造數據輸出，以及針對高速PCB的信號完整性分析與電源完整性分析等，從前到后提供了完整的輸入、分析、版圖編輯和制造的全線EDA輔助設計工具。

1．功能模塊

整個軟件系統主要分以下18個功能模塊。

（1）Design Entry HDL:Design Entry HDL提供了一個原理圖輸入和分析環境。它的功能與擴展模擬（數字電路和模擬電路），以及PCB版圖設計解決方案集成在一起，是作為所有與系統和高速設計流程相關的CAE要求的任務中心。原理圖設計方法已經通過若干提高生產效率的措施得以簡化，Design Entry HDL使得設計的每一個階段流水線化。

（2）Design Entry CIS:Design Entry CIS是世界上領先的在Windows操作系統上實現的原理圖輸入解決方案，直觀、簡單易用且具有先進的部件搜索機制，是迅速完成設計捕捉工具的選擇。Design Entry CIS對應于以前版本的Capture和Capture CIS，是Cadence公司收購原OrCAD公司的產品，是國際上通用的標準的原理圖輸入工具，設計快捷方便，圖形美觀，與Allegro實現了無縫鏈接。

（3）Design Entry HDL Rules Checker:Design Entry HDL的規則檢查工具。

（4）Layout Plus：原OrCAD公司的PCB設計工具。

（5）Layout Plus SmartRoute Calibrate:Layout Plus的布線工具（Smart Route）。

（6）Library Explorer：進行數字設計庫管理的軟件，可以調用Design Entry HDL、PCB Librarian、PCB Designer、Allegro System Architect等工具建立的元器件符號和模型。

（7）Online Documentation：在線幫助文檔。

（8）Model Integrity：模型編輯與驗證工具。

（9）Package Designer：芯片和封裝的設計分析軟件，它把芯片級的I/O可行性和規劃功能與業界領先的集成電路封裝設計工具組合到一起，形成一種強大的協同設計方法。該產品家族包括一個嵌入式、經過驗證的3D場計算器，允許工程師在電氣與物理設計要求之間做出折中選擇，以滿足成本和性能目標。

（10）PCB Editor：一個完整的高性能PCB設計軟件。通過頂尖的技術，為創建和編輯復雜、多層、高速、高密度的PCB設計提供了一個交互式、約束驅動的設計環境。它允許用戶在設計過程的任意階段定義、管理和驗證關鍵的高速信號，并能抓住最關鍵的設計問題。

（11）PCB Librairan:Allegro庫開發，包括焊盤、自定義焊盤形狀、封裝符號、機械符號、Format符號和Flash符號的開發。

（12）PCB Router:CCT布線器。

（13）PCB SI：提供了一個集成的高速設計與分析環境。它能流水線化完成高速數字PCB系統和高級集成電路封裝設計，方便電氣工程師在設計周期的所有階段探究、優化和解決電氣性能相關的問題。約束驅動的設計流程提高了首次成功的概率，并降低產品的整體成本。

（14）Allegro Physical Viewer:Allegro瀏覽器模塊。

（15）Project Manager:Design Entry HDL的項目管理器。

（16）SigXplorer：網絡拓撲的提取和仿真。

（17）AMS Simulator：工業標準的模擬、數字及模擬/數字混合信號仿真系統，具有仿真速度快，精度高，功能強大等特點。仿真庫內所含元器件種類豐富，數量眾多。

（18）PCB Editor Utilities：包含Pad Designer、DB Doctor和Batch DRC等工具。

2．特有功能

Allegro SPB 15.7以后的版本的18個模塊不僅提供了強大的PCB設計功能，還提供了以下特有功能。

（1）混合設計輸入工具支持從結構到電路的模擬/數字設計，框圖編輯工具可以自動按HDL語言描述生成模塊框圖，或者由高端框圖生成HDL語言文本。

（2）自頂向下設計可以由混合級的設計直接生成Verilog或VHDL網絡表，用戶在仿真時不需要進行數據轉換工作。

（3）可以在原理圖中驅動物理設計的屬性和修改約束條件，包括PCB設計所必需的布線優先級，終端匹配規則等。

（4）可以檢查終端匹配、電流不足、短路、未連引腳、DRC錯誤等。

（5）自動高亮自定義檢查規則。

（6）電氣物理規則驅動設計。

（7）自動/交互式布局，自動/交互式布線。

（8）用有布線長度的設計規則來滿足電路的時序要求。

（9）在線分析工具包括物理設計規則檢查，信號噪聲、時序分析，可靠性、可測試性、可生產性、熱學分析，對高速系統可以計算布線的傳輸延時、寄生電容、電阻、電感和特征阻抗等電氣參數。

（10）可以計算網絡的竄擾，電源/地，電磁兼容，熱漂移，信號的上升沿、下降沿、過沖及其前向、后向的竄擾等。

通過這些特有功能，可以較好地完成以下工作。

（1）對數字電路進行邏輯分析。以Verilog-XL和NC Simulator為核心，配以直觀、易用的仿真環境，構成順暢的數字電路分析流程。

（2）針對模擬電路的功能驗證。采用非常符合工程技術人員使用的工具界面，配合高精度、強收斂的模擬仿真器所提供的直流、交流、瞬態功率分析、靈敏度分析及參數優化等功能，可以輔助用戶完美地實現模擬電路及數字/模擬混合電路的分析。

（3）針對“設計即正確”的思想，Cadence在PCB布局、布線設計領域的傳統的物理約束的基礎上擴充了電氣約束能力，可以更好地解決高速PCB電路設計中遇到的信噪、熱、電磁兼容等問題，配以智能化的無網格布局方式和SPECCTRA布線工具可以大大提高設計成功率。

（4）針對高速、高密度PCB系統設計，Cadence改變了傳統的先設計、再分析的方法，提供了設計與分析緊密結合的全新設計方法和強有力的設計工具PCB SI。