1.4 基本邏輯門電路

能夠?qū)崿F(xiàn)邏輯運算的電路稱為邏輯門電路。邏輯門電路可以用分立元件電路實現(xiàn)，也可以用TTL集成電路實現(xiàn)，還可以用CMOS集成電路實現(xiàn)。邏輯門電路用分立元件電路實現(xiàn)時，用輸入端的電壓或電平表示自變量，用輸出端的電壓或電平表示因變量?；具壿嬮T電路包括與門、或門、非門、與非門、或非門、異或門、同或門和與或非門等門電路。下面我們介紹與門、或門、非門、與非門、TTL與非門五種門電路。

1．二極管與門電路

二極管與門電路如圖1-6所示，其工作情況如下。

VA=VB=0V時，VD1和VD2都導(dǎo)通，則VL≈0V。

VA=0V，VB=5V時，VD1導(dǎo)通，則VL≈0V，VD2受反向電壓而截止。

VA=5V，VB=0V時，VD2導(dǎo)通，則VL≈0V，VD1受反向電壓而截止。

VA=VB =5V時，VD1和VD2都截止，VL=VCC=5V。

將上述結(jié)果進(jìn)行歸納，按正邏輯體制（高電平為邏輯1，低電平為邏輯0的體制），很容易看出該電路實現(xiàn)的邏輯運算為L=A·B。增加一個輸入端和一個二極管，就可變成三輸入端與門。以此類推，可構(gòu)成更多輸入端的與門。

2．二極管或門電路

二極管或門電路如圖1-7所示。同理可分析出，該電路實現(xiàn)的邏輯運算為L=A+B。同樣，可用增加輸入端和二極管的方法，構(gòu)成更多輸入端的或門。

3．三極管非門電路

圖1-8所示為由三極管組成的非門電路，又稱反相器。設(shè)輸入信號為+5V或0V，此電路只有以下兩種工作情況。

VA=0V時，三極管的發(fā)射極電壓小于死區(qū)電壓，滿足截止條件，所以三極管截止，VL=VCC=5V。

VA=5V時，三極管的發(fā)射極正偏，三極管導(dǎo)通，只要合理選擇電路參數(shù)，使它滿足飽和條件 IB>IBs（式中 IB為基極電流，IBs為飽和基極電流），三極管就會工作于飽和狀態(tài)，此時 VL=VCES≈0V（0.3V）。VCES為三極管集電極和發(fā)射極間飽和導(dǎo)通壓降。

此電路不管采用正邏輯體制還是負(fù)邏輯體制，都滿足非運算的邏輯關(guān)系。所謂正邏輯是指高電平為邏輯1，低電平為邏輯0；所謂負(fù)邏輯是指高電平為邏輯0，低電平為邏輯1。

4．DTL（二極管、三極管）與非門電路

為了消除二極管門電路在串接時產(chǎn)生的電平偏離問題，提高該門電路帶負(fù)載能力，常將二極管與門和或門與三極管非門組合起來，組成與非門和或非門電路，如圖1-9所示，即為DTL與非門電路。該電路的邏輯關(guān)系如下。

當(dāng)3個輸入端都接高電平時（VA=VB=VC=5V），VDl～VD3都截止，而VD4、VD5和VT導(dǎo)通?？梢则炞C，此時三極管飽和，VL=VCES≈0.3V，即輸出低電平。VCES為三極管集電極和發(fā)射極間飽和導(dǎo)通壓降。

在3個輸入端中只要有一個為低電平（0.3V），則負(fù)極接低電平的二極管導(dǎo)通，由于二極管正向?qū)〞r的鉗位作用 VP≈lV，從而使VD4、VD5和VT都截止，VL=VCC=5V，即輸出高電平。

可見該電路滿足與非邏輯關(guān)系，即L=（A·B·C）′。

5．TTL與非門電路

以雙極型半導(dǎo)體管為基本元件，集成在一塊硅片上，以實現(xiàn)一定邏輯功能的電路稱為雙極型數(shù)字集成電路。雙極型數(shù)字集成電路中應(yīng)用最多的一種是TTL電路。

圖1-10所示為一個典型的TTL與非門電路。電路由輸入級、中間級、輸出級三部分組成。

1）輸入級 輸入級由VT1和Rb1組成。VT1是一個多發(fā)射極三極管，可以把它看成是發(fā)射級獨立而基極和集電極分別并聯(lián)在一起的三極管。輸入級采用多發(fā)射極三極管作為與門，可以減少存儲時間。

2）中間級 中間級由VT2和Rc2、Re2組成倒相放大器，輸出兩個相位相反的信號，驅(qū)動由VT3、VT4組成的推拉式輸出級。它利用VT2的放大作用，為輸出管（VT3）提供較大的基集電流，加速輸出管的導(dǎo)通。

3）輸出級 輸出級由VT3、VT4、VD和Rc4組成。三極管（VT4）、二極管（VD）和Rc4組成VT3的有源負(fù)載，互補(bǔ)工作，提高了輸出級的帶負(fù)載能力。