7.2.7 位同步信號形成及移相模塊的Verilog HDL實(shí)現(xiàn)
- 數(shù)字通信同步技術(shù)的MATLAB與FPGA實(shí)現(xiàn)：Altera/Verilog版（第2版）
- 杜勇編著
- 581字
- 2024-01-19 15:30:54
上QQ閱讀APP看后續(xù)精彩內(nèi)容
登錄訂閱本章 >
推薦閱讀
- 電子政務(wù)效益的經(jīng)濟(jì)分析與評價
- 網(wǎng)絡(luò)故障現(xiàn)場處理實(shí)踐（第4版）
- HCNA網(wǎng)絡(luò)技術(shù)
- 區(qū)塊鏈輕松上手：原理、源碼、搭建與應(yīng)用
- 紅藍(lán)攻防：構(gòu)建實(shí)戰(zhàn)化網(wǎng)絡(luò)安全防御體系
- Learning Storm
- Getting Started with nopCommerce
- Getting Started with Memcached
- 中國互聯(lián)網(wǎng)發(fā)展報告2021
- 物聯(lián)網(wǎng)基礎(chǔ)及應(yīng)用
- Guide to NoSQL with Azure Cosmos DB
- 物聯(lián)網(wǎng)M2M開發(fā)技術(shù)：基于無線CPU-Q26XX
- 世界互聯(lián)網(wǎng)發(fā)展報告2021
- RestKit for iOS
- 互聯(lián)網(wǎng)視覺設(shè)計（全彩慕課版）