參考文獻(xiàn)

［1］賈松良.微電子封裝的現(xiàn)狀及發(fā)展.電子產(chǎn)品世界，2000（6）：38-39.

［2］田民波，梁彤翔，何衛(wèi).電子封裝技術(shù)和封裝材料.半導(dǎo)體情報(bào)，1995，32（4）：42-61.

［3］田民波.電子封裝工程.北京：清華大學(xué)出版社，2003.

［4］Tummala R R. Fundamentals of Microsystems Packaging. New York: McGraw-Hill, 2001.

［5］Pangracious V, Marrakchi Z, Mehrez H. Three-dimensional integration: A more than Moore technology, three-dimensional design methodologies for tree-based FPGA architecture. New York: Springer, 2015.

［6］董志義.高密度封裝技術(shù)現(xiàn)狀及發(fā)展趨勢(shì).電子工業(yè)專用設(shè)備，2000，29（2）：10-9.

［7］王毅.高密度高性能電子封裝技術(shù)的新發(fā)展.電子工業(yè)專用設(shè)備，1998，27（3）：31-45.

［8］高尚通，趙正平.電子封裝在中國(guó)的發(fā)展趨勢(shì).世界電子元器件，1999（6）：32-35.

［9］王德貴.跨世紀(jì)的電路組裝技術(shù).世界電子元器件，1998（1）：66-72.

［10］張如明.SMT技術(shù)向多芯片組件發(fā)展.世界電子元器件，1998（1）：73-75.

［11］況延香，馬莒生.邁向新世紀(jì)的微電子封裝技術(shù).電子工藝技術(shù)，2000，21（1）：1-6.

［12］朱頌春，況延香.新型微電子封裝技術(shù).電子工藝技術(shù)，1998，19（2）：47-53.

［13］田民波.超級(jí)計(jì)算機(jī)工程中的基板技術(shù).半導(dǎo)體情報(bào)，1994，31（6）：34-39.

［14］Kettner P, Kim B, Pargfrieder S, et al. New technologies for advanced high density 3D packaging by using TSV process.2008 International Conference on Electronic Packaging Technology & High Density Packaging, 2008, 1 & 2: 43-45.

［15］Houston P, Li Z, Baldwin D F, et al. A 3D-WLCSP package technology: Processing and reliability characterization. 58th Electronic Components & Technology Conference, Proceedings, 2008: 936-943.

［16］Miettinen J, Mantysalo M, Kaija K, et al. System design issues for 3D system-in-package (SiP) . Proceedings of 54th Electronic Components & Technology Conference, 2004, 1 & 2: 610-615.

［17］Liu J J, Berg H, Wen Y T, ea al. Plastic Ball Grid Array (PBGA) . Overview, MCP, 1995, 40 (4): 236-244.

［18］張濤，李莉.面積陣列封裝-BGA和Flip-Chip.電子工藝技術(shù)，1999，20（1）：6-11.

［19］周德儉，吳兆華.芯片尺寸封裝（CSP）技術(shù).電子工藝技術(shù)，1997，18（3）：104-107.

［20］祝大同.CSP技術(shù)的興起和發(fā)展.世界電子元器件，1998（10）：66-68.

［21］Quinones H, Babiarz A. Flip chip, CSP and WLP technologies: A reliability perspective, informacije midem. Journal of Microelectronics Electronic Components and Materials, 2002, 32 (4): 247-251.

［22］Koh W H. Advanced area array packaging-from CSP to WLP. Fifth International Conference on Electronic Packaging Technology, Proceedings, 2003: 121-125.

［23］Ganasan J R. Chip on chip (COC) and chip on board (COB) assembly on flex rigid printed circuit assemblies. IEEE Transactions on Electronics Packaging Manufacturing, 2000, 23 (1): 28-31.

［24］Dreiza M, Yoshida A, Ishibashi K, et al. High density PoP (Package-on-Package) and package stacking development. 57th Electronic Components & Technology Conference, Proceedings, 2007: 1397-1402.

［25］Eric Beyne, Rita Van Hoof, Tomas Webers, et al. High density interconnect substrates using multilayer thin film technology on laminate substrates (MCM-SL/D) . Mil, 2001, 18 (3): 36-42.

［26］楊邦朝，張經(jīng)國(guó).多芯片組件（MCM）技術(shù)及其應(yīng)用.成都：電子科技大學(xué)出版社，2001.

［27］Lu D, Wong C P. Materials for advanced packaging. 1st Ed. Berlin: Springer, 2009.

［28］Lu D, Wong C P. Materials for advanced packaging. 2nd Ed. Switzerland: Springer, 2017.

［29］田民波，林金堵，祝大同.高密度封裝基板.北京：清華大學(xué)出版社，2003.

［30］Pun K, Cui C Q, Chung T F. Ultra-Fine Via Pitch on Flexible Substrate for High Density Interconnect (HDI) . Proceedings of International Conference on Electronic Packaging Technology & High Density Packaging, 2008, 1 & 2: 134-139.

［31］Rimskog M, Bauer T. High Density Through Silicon Via (TSV) . DTIP of MEMS & MOEMS 2008, 4: 9-11.

［32］孫忠賢.電子化學(xué)品.北京：化學(xué)工業(yè)出版社，2001.