第3章 Qsys系統創建

3.1 Qsys系統概述

在正式開始本章之前，建議大家使用“勇敢的芯”FPGA開發板完成邏輯設計部分的學習，并且初步掌握了FPGA邏輯設計。在這個學習過程中，假定大家已經掌握了邏輯設計的一些基本技能，尤其是Quartus Ⅱ工具的基本使用。

如圖3.1所示，在這個Qsys嵌入式系統平臺上，除了“萬眾矚目”的32位處理器Nios Ⅱ外，還有一些常用的標準外設（已經出現在Qsys的組件庫中，供直接加載使用），如Clock組件、片上RAM、UART外設、JTAG UART外設、Timer外設、System ID外設、PIO外設（作為輸出的蜂鳴器PIO和作為輸入的撥碼開關PIO）；當然了，還有一些自定義的非標準外設（Qsys的自帶組件庫中沒有的，自己動手創建的組件），如ADC控制器、DAC控制器、RTC控制器（實時時鐘）、超聲波測距控制器、數碼管控制器和4×4矩陣按鍵控制器。

圖3.1 Qsys系統框圖

有了包含“勇敢的芯”FPGA開發板上各種外設控制的組件，接下來的事情就可以統統交給Nios Ⅱ處理器，控制這些外設組合便可玩轉自己的應用。