第3章 Qsys系統(tǒng)創(chuàng)建

3.1 Qsys系統(tǒng)概述

在正式開始本章之前，建議大家使用“勇敢的芯”FPGA開發(fā)板完成邏輯設(shè)計部分的學(xué)習(xí)，并且初步掌握了FPGA邏輯設(shè)計。在這個學(xué)習(xí)過程中，假定大家已經(jīng)掌握了邏輯設(shè)計的一些基本技能，尤其是Quartus Ⅱ工具的基本使用。

如圖3.1所示，在這個Qsys嵌入式系統(tǒng)平臺上，除了“萬眾矚目”的32位處理器Nios Ⅱ外，還有一些常用的標(biāo)準(zhǔn)外設(shè)（已經(jīng)出現(xiàn)在Qsys的組件庫中，供直接加載使用），如Clock組件、片上RAM、UART外設(shè)、JTAG UART外設(shè)、Timer外設(shè)、System ID外設(shè)、PIO外設(shè)（作為輸出的蜂鳴器PIO和作為輸入的撥碼開關(guān)PIO）；當(dāng)然了，還有一些自定義的非標(biāo)準(zhǔn)外設(shè)（Qsys的自帶組件庫中沒有的，自己動手創(chuàng)建的組件），如ADC控制器、DAC控制器、RTC控制器（實時時鐘）、超聲波測距控制器、數(shù)碼管控制器和4×4矩陣按鍵控制器。

圖3.1 Qsys系統(tǒng)框圖

有了包含“勇敢的芯”FPGA開發(fā)板上各種外設(shè)控制的組件，接下來的事情就可以統(tǒng)統(tǒng)交給Nios Ⅱ處理器，控制這些外設(shè)組合便可玩轉(zhuǎn)自己的應(yīng)用。