ASIC設計理論與實踐：RTL 驗證、綜合與版圖設計
本書主要介紹了數字集成電路的設計理論與實踐方法，通過一個完整的CPU電路RTL級驗證、綜合及版圖設計，讓讀者系統、全面地了解ASIC設計流程。本書主要內容包括：ASIC設計方法概述、設計流程及各階段用到的設計仿真工具；VerilogHDL基礎語法及測試程序建模方法概述；ASIC設計實驗環境搭建；CPU基本原理、相關指令系統及對應的功能實現；RTL級設計及仿真、電路綜合以及版圖設計等各層次概念及物理意義等。本書內容翔實，圖文并茂，由淺入深地介紹了數字集成電路的設計方法與流程，以ASIC理論、CPU基本理論為支撐，結合VerilogHDL語法基礎，用“實驗+驗證”的實例方式講解ASIC設計各階段流程，使讀者能快速上手，并且為以后的ASIC設計打下堅實的基礎。本書設計實例基于Synopsys公司的相關EDA工具。本書可作為高等院校電子科學與技術、電子信息科學與技術、計算機科學與技術、通信工程等專業的本科生或研究生教材，也可作為相關專業教師或設計工程師的學習參考資料。
·8.7萬字
