2.3 片式有源元件

為適應(yīng)SMT的發(fā)展，各類半導(dǎo)體器件，包括分立器件中的二極管、晶體管、場效應(yīng)管，集成電路的小規(guī)模、中規(guī)模、大規(guī)模、超大規(guī)模，甚大規(guī)模集成電路及各種半導(dǎo)體器件，如氣敏、色敏、壓敏、磁敏和離子敏等器件，正迅速地向表面組裝化發(fā)展，成為新型的表面組裝器件（SMD）。

SMD的出現(xiàn)對推動SMT的進(jìn)一步發(fā)展具有十分重要的意義。這是因?yàn)椋琒MD的外形尺寸小，易于實(shí)現(xiàn)高密度安裝；精密的編帶包裝適宜高效率地自動化安裝；采用SMD的電子設(shè)備，體積小、重量輕，性能得到改善，整機(jī)可靠性獲得提高，生產(chǎn)成本降低。SMD與傳統(tǒng)的SIP及DIP器件的功能相同，但封裝結(jié)構(gòu)不同。

表面組裝技術(shù)提供了比通孔插裝技術(shù)更多的有源封裝類型。例如，在DIP中，只有3個主要的本體尺寸300mil、400mil和600mil，中心間距為100mil。陶瓷封裝和塑料封裝的封裝尺寸和引腳結(jié)構(gòu)都一樣。與之相比，表面組裝卻要復(fù)雜得多。

2.3.1 分立器件的封裝

大多數(shù)表面組裝分立器件都是塑料封裝。功耗在幾瓦以下的功率器件的封裝外形已經(jīng)標(biāo)準(zhǔn)化。目前常用的分立器件包括二極管、三極管、小外形晶體管和片式振蕩器等。

對于SMD分立元件，典型SMD分立元件的外形如圖2-21分立引腳外形示意圖所示。

兩端SMD有二極管和少數(shù)三極管器件，三端SMD一般為三極管類器件，四至六端SMD大多封裝了兩只三極管或場效應(yīng)管。

1.二極管

二級管是一種單向?qū)щ娦越M件，所謂單向?qū)щ娦跃褪侵福寒?dāng)電流從它的正向流過時，它的電阻極小；當(dāng)電流從它的負(fù)極流過時，它的電阻很大，因而二極管是一種有極性的組件。其外殼的封裝形式有玻璃封裝、塑料封裝等。

用于表面組裝的二級管有3種封裝形式。第一種是圓柱形的無引腳二極管，其封裝結(jié)構(gòu)是將二級管芯片裝在具有內(nèi)部電極的細(xì)玻璃管中，玻璃管兩端裝上金屬帽作為正負(fù)電極。外形尺寸有1.5mm×3.5mm和2.7mm×5.2mm兩種。如圖2-22所示為圓柱形二極管。

第二種片狀二極管為塑料封裝矩形薄片，外形尺寸為3.8mm×1.5mm×1.1mm，可用在VHF（Very High Frequency，甚高頻率）頻段到S頻段，采用塑料編帶包裝，如圖2-23所示。

第三種是SOT23封裝形式的片狀二極管，外形如圖2-24所示，多用于封裝復(fù)合二極管，也用于封裝高速開關(guān)二極管和高壓二極管。

2.三極管

晶體三極管是半導(dǎo)體基本元器件之一，具有電流放大作用，是電子電路的核心組件。三極管是在一塊半導(dǎo)體基板上制作兩個相距很近的PN結(jié)，兩個PN結(jié)把整塊半導(dǎo)體分成三部分，中間部分是基區(qū)，兩側(cè)部分是發(fā)射區(qū)和集電區(qū)，排列方式有PNP和NPN兩種。從三個區(qū)引出相應(yīng)的電極，分別為基區(qū)b、發(fā)射區(qū)e和集電區(qū)c，如圖2-25所示為SOT89封裝三極管，如圖2-26所示為SOT143封裝三極管。

晶體管之所以具有電流放大的作用，其實(shí)質(zhì)是三極管能以基極電流微小的變化來控制集電極電流較大的變化量，這是三極管最基本和最重要的特性。電流放大倍數(shù)對于某一只三極管來說是一個定值，但隨著三極管工作時基極電流的變化也會有一定的改變。

表貼三極管可分為雙極型-極管和場效應(yīng)管，一般稱它們?yōu)槠瑺钊龢O管和片狀場效應(yīng)管。

片狀三極管的封裝形式很多。一般來講，封裝尺寸小的大都是小功率三極管，封裝尺寸大的多為中功率三極管。一般片狀三極管很少有大功率管。片狀三極管有3個引腳的，也有4～6個引腳的，其中3引腳的為小功率普通三極管，4引腳的為雙柵場效應(yīng)管或高頻三極管，而5～6個引腳的為組合三極管。

3.小外形晶體管

小外形塑封晶體管SOT（Small Outline Transistor），又稱做微型片式晶體管，它作為最先問世的表面組裝有源器件之一，通常是一種三端或四端器件，主要用于混合式集成電路，被組裝在陶瓷基板上，近年來已大量用于環(huán)氧纖維基板的組裝。小外形晶體管主要包括SOT23、SOT89和SOT143等。

（1）SOT23。SOT23是通用的表面組裝晶體管，其外部結(jié)構(gòu)如圖2-24所示。SOT23封裝有三條翼形引腳，引腳材質(zhì)為42號合金，強(qiáng)度好，但可焊性差。這類封裝常見為小功率晶體管、場效應(yīng)管、二極管和帶電阻網(wǎng)絡(luò)的復(fù)合晶體管。該封裝可容納的最大芯片尺寸是0.030in× 0.030in。在空氣中可耗散達(dá)200mW的功率。它有低、中、高三種斷面圖，以滿足混合電路和印制電路的不同要求。高引腳封裝更適合于PCB，因?yàn)樗浊逑础?/p>

SOT23表面均印有標(biāo)記，通過相關(guān)半導(dǎo)體器件手冊可以查出對應(yīng)的極性、型號與性能參數(shù)。SOT23采用編帶包裝，現(xiàn)在也普遍采用模壓塑料空腔帶包裝。

（2）SOT89。為了能更有效地通過基板散熱，這種封裝平貼在基板表面上。其外部結(jié)構(gòu)圖如圖2-25所示。SOT89的集電極、基極和發(fā)射極從管子的同一側(cè)引出，管子底面有金屬散熱片和集電極相連。SOT89具有3條薄的短引腳分布在晶體管的一端，通常用于較大功率的器件。SOT89最大封裝管芯尺寸為0.60in×0.6in。在25℃的空氣中，它可以耗散500mW的熱量，這類封裝常見于硅功率表面組裝晶體管。

（3）SOT143。SOT143有4條翼形短引腳，引腳中寬度偏大一點(diǎn)的是集電極。它的散熱性能與SOT23基本相同，這類封裝常見于雙柵場效應(yīng)管及高頻晶體管，一般用做射頻晶體管。它與SOIC封裝相似，只是PCB間隙較小。其封裝管芯外形尺寸、散熱性能、包裝方式及在編帶上的位置與SOT23基板相同。SOT143的外形如圖2-26所示。

SOT23、SOT89和SOT143最常見的提供方式是采用EIA標(biāo)準(zhǔn)RS-481的編帶或卷盤形式供應(yīng)。其中，最流行的是帶有放置器件的模壓凹槽的導(dǎo)電帶。這些封裝是唯一采用波峰焊和再流焊兩種方法焊接的有源器件。其余的有源器件，如SOIC和PLCC，大都只用再流焊進(jìn)行焊接。這些類型的封裝在外形尺寸上略有差別，但對采用SMT的電子整機(jī)，都能滿足貼裝精度要求，產(chǎn)品的極性排列和引腳也基本相同，具有一定的互換性。

2.3.2 集成電路的封裝

由于封裝技術(shù)的進(jìn)步，SMD集成電路的電氣性能指標(biāo)比THT集成電路更好。集成電路封裝不僅起到集成電路芯片內(nèi)鍵合點(diǎn)與外部進(jìn)行電氣連接的作用，也為集成電路芯片提供了一個穩(wěn)定、可靠的工作環(huán)境，對集成電路芯片起到機(jī)械和環(huán)境保護(hù)的作用，從而使得集成電路芯片能發(fā)揮正常的功能。總之，集成電路封裝質(zhì)量的好壞，對集成電路總體的性能優(yōu)劣影響很大。因此，封裝應(yīng)具有較強(qiáng)的力學(xué)性能、良好的電氣性能、散熱性能和化學(xué)穩(wěn)定性。

集成電路封裝還必須充分適應(yīng)電子整機(jī)的需要和發(fā)展。由于各類電子設(shè)備、儀器儀表的功能不同，其總體結(jié)構(gòu)和組裝要求也往往不盡相同。因此，集成電路封裝必須多種多樣，才可以滿足各種整機(jī)的需要。與傳統(tǒng)的雙列直插、單列直插式集成電路不同，商品化的SMD集成電路按照它們的封裝方式，可以分為以下幾類。

1.小外形集成電路

小外形集成電路SOIC又稱小外形封裝SOP或小外形SO，在日本被稱為小型扁平封裝器件，它由雙列直插式封裝DIP演變而來，是DIP集成電路的縮小形式。1971年，飛利浦公司開發(fā)出小外形集成電路，用于電子手表，它采用雙列翼形引腳結(jié)構(gòu)，中心距為0.05in，現(xiàn)已被廣泛應(yīng)用于全世界。小外形集成電路常見于線性電路、邏輯電路、隨機(jī)存儲器等單元電路中。

小外形集成電路本質(zhì)上是一種引腳中心距為0.05in縮小了的DIP封裝，其外形如圖2-27 SOIC封裝所示。J形引腳的SOIC又稱SOJ，這種引腳結(jié)構(gòu)不易損壞，且占用PCB面積較小，能夠提高裝配密度。與J形引腳封裝相比，SOIC在裝卸搬運(yùn)過程中需要格外小心，以防損壞引腳。鷗翼形引腳的SOP封裝特點(diǎn)是引腳容易焊接，在工藝過程中檢測方便，但占用PCB的面積較SOJ大。由于SOJ能節(jié)省較多的PCB面積，采用這種封裝能提高裝配密度，因而集成電路表面組裝采用SOJ的比較多。

SOIC采用再流焊來完成電路與基板的連接。考慮到封裝材料的耐熱性、電路受沖擊后的性能變化及可靠性等因素，加熱溫度一般固定在215℃，而且用氣相再流焊（Vapor Phase Soldering，VPS）對SOP比較適合。另外，為避免焊接中的熱沖擊應(yīng)力，最好采用局部加熱的焊接方式，即加熱點(diǎn)僅針對器件的引腳部，例如激光焊接、熱壓模焊接等，這樣可增加器件在焊接工序中的可靠性。

與DIP相比，SOIC占用PCB的面積比較小，重量比DIP減輕了1/9～1/3。與PLCC相比，當(dāng)引腳數(shù)少于20時，小外形集成電路可以節(jié)省更大的覆蓋面積，而且焊點(diǎn)也較容易檢驗(yàn)。多數(shù)數(shù)字邏輯電路和各種線性電路都采用這種封裝形式。最初，對于SO并沒有針對引腳的共面度要求，但現(xiàn)在JEDEC關(guān)于SOIC的標(biāo)準(zhǔn)則要求0.004in的引腳共面度，這與PLCC的情況一樣。

SOIC中引腳1的位置與DIP的相同。SOIC視外形、間距大小采用以下幾種不同的包裝方式：塑料編帶包裝，帶寬分別為16mm、24mm和44mm；32mm粘接式編帶包裝；棒式包裝和托盤包裝。

2.無引腳陶瓷芯片載體（LCCC）

陶瓷芯片載體封裝的芯片是全密封的，具有很好的環(huán)境保護(hù)作用，一般用于軍品中。陶瓷芯片載體分為無引腳和有引腳兩種結(jié)構(gòu)，前者稱為LCCC，后者稱為LDCC（Leaded Ceramic Chip Carrier）。由于LCCC沒有金屬線，若直接組裝在有機(jī)電路板上，則會由于溫度、熱膨脹系數(shù)不同，在焊點(diǎn)上造成應(yīng)力，甚至引起焊點(diǎn)開裂，因而出現(xiàn)了后來的LDCC。LDCC用銅合金或可代合金制成J形或鷗翼形引腳，焊在LCCC封裝體的鍍金凹槽端點(diǎn)，從而成為有引腳陶瓷芯片載體。由于這種附加引腳的工藝復(fù)雜煩瑣，成本高且不適于大批量生產(chǎn)，故目前這類封裝很少采用。

LCCC的外殼采用90%～96%的氧化鋁或氧化陶瓷片，經(jīng)印制布線后疊片加壓，在保護(hù)氣體中高溫?zé)Y(jié)而成，然后粘貼半導(dǎo)體芯片，完成芯片外殼與外端子間的連線，再加上頂蓋進(jìn)行密封封裝。LCCC芯片載體封裝的特點(diǎn)是沒有引腳，在封裝體的四周有若干個城堡狀的鍍金凹槽，作為與外電路連接的端點(diǎn)，可直接將它焊到PCB的金屬電極上。這種封裝因?yàn)闊o引腳，故寄生電感和寄生電容都較小。同時，由于LCCC采用陶瓷基板作為封裝，密封性和抗熱應(yīng)力都較好。但LCCC成本高，安裝精度高，不宜大規(guī)模生產(chǎn)，僅在軍事及高可靠性領(lǐng)域使用的表面組裝集成電路中采用，如微處理單元、門陣列和存儲器等。

LCCC的電極中心距主要有1.0mm和1.27mm兩種，其外形有矩形和方形。常用的矩形LCCC有18、22、28和32個電極數(shù)，方形LCCC則有16、20、24、28、44、52、68、84、109、124和156個電極數(shù)。引腳中心距0.05in的無引腳陶瓷芯片載體又進(jìn)一步分為A、B、C和D型，這4 種封裝形式已建立在JEDEC中，其中兩種是為插座式組裝設(shè)計(jì)的，標(biāo)準(zhǔn)為MS002～MS005。LCCC封裝如圖2-28所示。

LCCC封裝有依靠空氣散熱和通過PCB基板散熱兩種類型。安裝時可直接將LCCC貼裝在PCB上，封裝體蓋板無論朝上或朝下都可以。蓋板的朝向是對器件芯片背面而言的，芯片背面是封裝熱傳導(dǎo)的主要途徑。當(dāng)芯片背面朝向PCB基板時，器件產(chǎn)生的熱量主要通過基板傳導(dǎo)出去。因此，采用蓋板朝上的LCCC封裝，不宜用空氣對流冷卻系統(tǒng)。

3.塑封有引腳芯片載體

陶瓷封裝器件的生產(chǎn)歷史比塑封器件要長，做成表面組裝形式時，通常將端子電極用印制燒結(jié)的方法做在載體的側(cè)面或底面。當(dāng)與電路板組裝連接時，因載體電極與基板焊盤間不存在緩沖作用，故連接部位易受到組裝應(yīng)力的影響。同時，陶瓷封裝器件的生產(chǎn)工藝要求高，價(jià)格也比塑料封裝器件高得多。基于此，20 世紀(jì)80 年代前后，塑封器件以其優(yōu)異的性能、價(jià)格比在SMT市場上占有絕對優(yōu)勢，得到廣泛應(yīng)用。但是陶瓷封裝器件也有優(yōu)越性，它屬于密封型器件，具有良好的導(dǎo)熱性能和耐腐蝕性，能在惡劣的環(huán)境下可靠地工作。

有引腳塑料芯片載體PLCC也是由DIP演變而來的，相對于陶瓷芯片載體，它是一種較便宜的芯片載體形式。PLCC幾乎是引腳數(shù)大于40的塑料封裝DIP所必須替代的封裝形式，后者因過大覆蓋面積的要求而不切實(shí)際。PLCC是彎在封裝下面的J形引腳，其間距為0.05in。這類封裝常見于邏輯電路、微處理器陣列、標(biāo)準(zhǔn)單元中。

1981年，JEDEC成立了特別工作小組來進(jìn)行PLCC的注冊工作。用于方形封裝的PLCC，被稱為MO-047 的JEDEC外形標(biāo)準(zhǔn)，它規(guī)定的端頭數(shù)有20、28、44、52、68、84、100 和124。這種外形用于大多數(shù)數(shù)字電路和線性電路，總引腳數(shù)等分在4邊上，數(shù)目相等。存儲器芯片優(yōu)選矩形外形，以便與硅片的幾何形狀相配。

第二個注冊的是MO-052的JEDEC外形標(biāo)準(zhǔn)，用于矩形封裝，引腳數(shù)為18、22、28和32。18個引腳的PLCC有兩種規(guī)格，較短的用于64KB的動態(tài)隨機(jī)存儲器，較長的用于256KB的動態(tài)隨機(jī)存儲器。28個和32個引腳的封裝用于電可擦可編程只讀存儲器E2PROM。

PLCC采用在封裝體四周具有下彎曲的J形短引腳，如圖2-29（a）所示。由于PLCC組裝在電路基板表面，不必承受插拔力，故一般采用銅材料制成，這樣可以減小引腳的熱阻柔性。當(dāng)組件受熱時，還能有效地吸收由于器件和基板間熱膨脹系數(shù)不一致而在焊點(diǎn)上造成的應(yīng)力，防止焊點(diǎn)斷裂。但這種封裝的IC被焊在PCB上后，檢測焊點(diǎn)比較困難。PLCC的引腳數(shù)一般為數(shù)十至上百條，這種封裝一般用在計(jì)算機(jī)微處理單元IC、專用集成電路ASIC、門陣列電路等處。

每種PLCC表面都有標(biāo)記點(diǎn)定位，以供貼片時判斷方向，使用PLCC時要特別注意引腳的排列順序。與SOIC不同，PLCC在封裝體表面并沒有引腳標(biāo)識，它的標(biāo)識通常為一個斜角，如圖2-29（b）所示。一般將此標(biāo)識放在向上的左手邊，若每邊的引腳數(shù)為奇數(shù)，則中心線為1 號引腳；若每邊的引腳數(shù)為偶數(shù)，則中心的兩條引腳中靠左的引腳為1 號。通常從標(biāo)識處開始計(jì)算引腳的起止。

PLCC的引腳具有可塑性，以便吸收焊點(diǎn)的應(yīng)力，從而避免焊點(diǎn)開裂。由于J形引腳在設(shè)計(jì)上已考慮到引腳的可塑性，因而應(yīng)確保引腳端和邊沿不與塑料殼相接觸。PLCC中值得關(guān)注的問題是：當(dāng)引腳彎曲而碰到塑料殼時，引腳的移動會受到限制，從而成為非可塑性。如果在運(yùn)輸或裝卸過程中引腳被弄彎，就可能發(fā)生該情況。

PLCC主要采用再流焊和氣相焊，其中氣相焊更為適合。這樣PLCC引腳受惰性氣體的保護(hù)而不易被氧化，且能精確地控制焊接溫度，提高可靠性。由于PLCC為J形引腳，故它在包裝上可采用帶狀及棒狀包裝，這樣更有利于運(yùn)輸及貼片時裝料。

4.方形扁平封裝（QFP）

隨著大規(guī)模集成電路的集成度空前提高，特別是專用集成電路ASIC的廣泛應(yīng)用，芯片的引腳正朝著多引腳、細(xì)間距方向發(fā)展。QFP（Quad Flat Package，方形扁平封裝）是專為小引腳間距表面組裝IC而研制的新型封裝形式。QFP是適應(yīng)IC容量增加、I/O數(shù)量增多而出現(xiàn)的封裝形式，目前已被廣泛使用，常見封裝為門陣列的ASIC器件。

QFP封裝體外形尺寸規(guī)定，必須使用5mm和7mm的整數(shù)倍，到40mm為止。QFP的引腳是用合金制作的，隨著引腳數(shù)增多，引腳厚度、寬度變小，J形引腳封裝就很困難，因而QFP器件大多采用鷗翼形引腳，引腳中心距有1.0mm、0.8mm、0.6mm、0.5mm直至0.3mm等多種，引腳數(shù)為44～160個。

QFP也有矩形和方形之分。引腳形狀有鷗翼形、J形和I形。J形引腳的QFP又稱QFJ。QFP的封裝結(jié)構(gòu)如圖2-30（a）所示。QFP封裝由于引腳數(shù)多，接觸面較大，因而具有較高的焊接強(qiáng)度。但在運(yùn)輸、儲存和安裝中，引腳易折彎和損壞，使封裝引腳的共面度發(fā)生改變，影響器件引腳的共面焊接，因而在使用中要特別注意。按有關(guān)規(guī)定，器件引腳的共面性誤差不能大于0.1mm，即各引腳端和基板的間隙差至少要小于0.1mm。

多引腳、細(xì)間距的QFP在組裝時要求貼片機(jī)具有高精度，確保引腳和電路板上焊盤圖形對準(zhǔn)，同時還應(yīng)配備圖形識別系統(tǒng)，在貼裝前對每塊QFP器件進(jìn)行外形識別，判斷器件引出線的完整性和共面性，以便把不合格器件剔除，確保各引腳的焊點(diǎn)質(zhì)量。

方形封裝對許多用戶很有吸引力。方形封裝的主要優(yōu)點(diǎn)在于它能使封裝具有高密度，0.6mm引腳中心距對封裝的互連數(shù)超過PLCC的兩倍，從而大大改善了封裝密度。

方形封裝也有某些局限性。在運(yùn)輸、操作和安裝時，引腳易損壞，引腳共面度易發(fā)生畸變。尤其是角處的引腳更易損壞，且薄的本體外形易碎裂。在裝運(yùn)中，把每一只封裝放入相應(yīng)的載體中，從而把引腳保護(hù)起來，這又使得成本顯著增加。

為了避免方形封裝的這些問題，美國開發(fā)了一種特殊的QFP器件封裝，其鷗翼形引腳中心間距為0.025in，可容納的引腳數(shù)為44～244個，這種封裝突出的特征是：它有一個角墊用于減振，一般外形比引腳長3mil，以保護(hù)引腳在操作、測試和運(yùn)輸過程中不受損壞。因此，這種封裝通常稱做“墊狀”封裝。其結(jié)構(gòu)如圖2-30（b）所示。

5.BGA封裝

隨著電子產(chǎn)品向小型化、便攜化和高性能方向發(fā)展，對電路組裝技術(shù)和I/O引腳數(shù)提出了更高的要求，芯片體積越來越小，引腳越來越多，給生產(chǎn)和返修帶來困難。為了適應(yīng)I/O數(shù)的快速增長，新型封裝形式——球柵陣列（Ball Grid Array，BGA）于20世紀(jì)90年代初投入實(shí)際使用。

與QFP相比，BGA的特點(diǎn)主要包括：芯片引腳不是分布在芯片的周圍，而是在封裝的底面，實(shí)際是將封裝外殼基板四面引出腳變成以面陣布局的Pb-Sn凸點(diǎn)引腳，I/O端子間距大（如1.0mm、1.27mm、1.5mm），可容納的I/O數(shù)目多；引腳間距遠(yuǎn)大于QFP方式，提高了成品率；封裝可靠性高，焊點(diǎn)缺陷率低，焊點(diǎn)牢固；對中與焊接不困難；焊接共面性較QFP容易保證，可靠性大大提高；有較好的電特性，特別適合在高頻電路中使用；由于端子小，導(dǎo)體的自感和互感很低，頻率特性好；再流焊時，焊點(diǎn)之間的張力產(chǎn)生良好的自動對中效果，允許有50%的貼片精度誤差；信號傳輸延遲小，適應(yīng)頻率大大提高；能與原有的SMT貼裝工藝和設(shè)備兼容。

BGA工作時的芯片溫度接近環(huán)境溫度，其散熱性良好。但BGA封裝也具有一定的局限性，主要表現(xiàn)在：BGA焊后檢查和維修比較困難，必須使用X射線透視或X射線分層檢測，才能確保焊接連接的可靠性，設(shè)備費(fèi)用大；易吸濕，使用前應(yīng)先做烘干處理。

BGA通常由芯片、基座、引腳和封殼組成，根據(jù)芯片的位置方式分類，分為芯片表面向上和向下兩種；按引腳排列分類，分為球柵陣列均勻分布、球柵陣列交錯分布、球柵陣列周邊分布、球柵陣列帶中心散熱和接地點(diǎn)的周邊分布等；按密封方式分類，分為模制密封和澆注密封等；從散熱角度分類，分為熱增強(qiáng)型、膜腔向下型和金屬球柵陣列；依據(jù)基座材料不同，BGA可分為塑料球柵陣列PBGA（Plastic Ball Grid Array）、陶瓷球柵陣列CBGA（Ceramic Ball Grid Array）、陶瓷柱柵陣列CCGA（Ceramic Columm Grid Array）和載帶球柵陣列TBGA（Tape Ball Grid Array）4種。

（1）PBGA。PBGA是目前應(yīng)用最廣泛的一種BGA器件，主要應(yīng)用在通信產(chǎn)品和消費(fèi)產(chǎn)品上，其結(jié)構(gòu)如圖2-31所示。PBGA的載體是普通的PCB基材，芯片通過金屬絲壓焊方式連接到載體的上表面，然后用塑料模壓成形，在載體的下表面連接有共晶組分的焊球陣列。

PBGA的優(yōu)點(diǎn)包括：與環(huán)氧樹脂PCB的熱膨脹系數(shù)相匹配，熱綜合性能良好；可以利用現(xiàn)有的組裝技術(shù)和原材料制造PBGA，整個封裝的費(fèi)用相對較低；與QFP相比，其焊球的表面平整度高，能夠進(jìn)行控制，且不易受到機(jī)械損傷；在BGA系列中成本相對較低，電氣性能優(yōu)良；適用于大批量的電子組裝；在再流焊過程中，BGA焊球具有一定的自動對中功能，從而提高組裝的質(zhì)量；載體與PCB基板相同，熱膨脹系數(shù)幾乎相同，因而在再流焊中對焊點(diǎn)幾乎不產(chǎn)生應(yīng)力，對焊點(diǎn)的可靠性影響也較小。

但是PBGA封裝也存在一些缺點(diǎn)。主要是由于塑料封裝容易吸潮，對于普通的PBGA器件，在開封后一般應(yīng)在8小時內(nèi)使用，否則PBGA會吸收空氣中的水汽；在焊接時的迅速升溫，會使芯片內(nèi)的潮氣蒸發(fā)導(dǎo)致芯片損壞。PBGA芯片在拆封后必須使用的期限由芯片的敏感性等級決定。

PBGA的包裝一定要使用密封方式，包裝開封后應(yīng)在規(guī)定的時間內(nèi)完成貼裝與焊接，如果超過了規(guī)定的時間，貼裝前應(yīng)將器件烘干后使用。

（2）CBGA。CBGA是BGA封裝的第二種類型，是為了解決PBGA吸潮性而改進(jìn)的品種。CBGA的芯片連接在多層陶瓷載體的上面，芯片與多層陶瓷載體的連接可以有兩種形式：一種是芯片線路層朝上，采用金屬絲壓焊的方式實(shí)現(xiàn)連接；另一種是芯片的線路層朝下，采用倒裝片結(jié)構(gòu)方式實(shí)現(xiàn)芯片與載體的連接。

CBGA封裝的主要優(yōu)點(diǎn)為：可靠性高，具有優(yōu)良的電性能和熱性能；共面性好，易于焊接，具有良好的密封性能；與QFP相比，不易受到機(jī)械損傷；對濕氣不敏感，存儲時間長；適用于I/O數(shù)大于250的電子組裝應(yīng)用。CBGA也有一些不足之處，例如封裝尺寸為32mm×32mm時，PCB和CBGA的多層陶瓷載體之間的熱膨脹系數(shù)不同，導(dǎo)致熱循環(huán)中焊點(diǎn)失效，對尺寸大于32mm×32mm的，則考慮采用其他類型的BGA。

（3）CCGA。CCGA是CBGA在陶瓷尺寸大于32mm×32mm時的另一種形式。與CBGA不同的是，在陶瓷載體的小表面連接的不是焊球，而是焊料柱。焊料柱陣列可以是完全分布或部分分布，常見的焊料柱直徑約為0.5mm，高度約為2.21mm，柱陣列間距典型值為1.27mm，如圖2-32所示。CCGA有兩種形式，一種是焊料柱與陶瓷底部采用共晶焊料連接，另一種則采用澆注式固定結(jié)構(gòu)。

CCGA的優(yōu)缺點(diǎn)同CBGA相似，它優(yōu)于CBGA之處在于它的焊料柱可以承受因PCB和陶瓷載體的熱膨脹系數(shù)不同所產(chǎn)生的應(yīng)力。其不足之處是組裝過程中焊料柱比焊球易受機(jī)械損傷。

（4）TBGA。TBGA是BGA相對較新的封裝類型，其外形如圖2-33所示。它的載體是銅-聚酰亞胺-銅雙金屬層帶，載體的上表面分布著用于信號傳輸?shù)你~導(dǎo)線，而另一側(cè)作為地層使用。芯片與載體之間的連接可以采用倒裝片技術(shù)來實(shí)現(xiàn)，當(dāng)芯片與載體的連接完成后，要對芯片進(jìn)行封裝，以防止受到機(jī)械損傷。載體上的孔起到了連通兩個表面、實(shí)現(xiàn)信號傳輸?shù)淖饔茫盖蛲ㄟ^采用類似金屬絲壓焊的微焊接工藝連接到過孔焊盤上，形成焊球陣列。在載體的頂面用膠連接著一個加固層，用于給封裝提供剛性和保證封裝體的共面性。在倒裝片的背面一般用導(dǎo)熱膠連接著散熱片，封裝提供良好的散熱特性。TBGA的焊球直徑約0.65mm，典型的焊球間距有1.0mm、1.27mm和1.5mm幾種。目前，常用的TBGA封裝的I/O數(shù)小于448，而國外一些大公司正在開發(fā)I/O數(shù)大于1000的TBGA。

TBGA的主要優(yōu)點(diǎn)有：比其他BGA封裝類型更輕更小；具有比QFP和PBGA封裝更優(yōu)越的電性能；可適用于批量電子組裝；TBGA封裝加固層同PCB的基板匹配，組裝后對焊點(diǎn)可靠性影響不大。但TBGA也有不足之處：封裝費(fèi)用過高，目前主要用于高性能、高I/O數(shù)的產(chǎn)品。

6.芯片級封裝CSP

CSP（Chip Scale Paekage）是BGA進(jìn)一步微型化的產(chǎn)物，問世于20世紀(jì)90年代中期，它的含義是封裝尺寸與裸芯片相同或封裝尺寸比裸芯片稍大（通常封裝尺寸與裸芯片之比定義為1.2 ∶ 1）。CSP外端子間距大于0.5mm，并能適應(yīng)再流焊組裝。

CSP的封裝結(jié)構(gòu)如圖2-34～圖2-36所示。無論是柔性基板還是剛性基板，CSP封裝均是將芯片直接放在凸點(diǎn)上，然后由凸點(diǎn)連接引線，完成電路的連接。

CSP器件具有的優(yōu)點(diǎn)包括：CSP器件質(zhì)量可靠；封裝尺寸比BGA小；安裝高度低；CSP雖然是更小型化的封裝，但比BGA更平，更易于貼裝，貼裝公差小于±0.3mm；它比QFP提供了更短的互聯(lián)，因此電性能更好，即阻抗低、干擾小、噪聲低、屏蔽效果好，更適合在高頻領(lǐng)域應(yīng)用；具有高導(dǎo)熱性。

芯片組裝器件的發(fā)展近年來相當(dāng)迅速，已由常規(guī)的引腳連接組裝器件形成帶自動鍵合（Tape Automated Bonding，TAB）、凸點(diǎn)載帶自動鍵合（Bumped Tape Automated Bonding，BTAB）和微凸點(diǎn)連接（Micro-Bump Bonding，MBB）等多種門類。芯片組裝器件具有批量生產(chǎn)、通用性好、工作頻率高、運(yùn)算速度快等特點(diǎn)，在整機(jī)組裝設(shè)計(jì)中若配以CAD方式，還可大大縮短開發(fā)周期，目前已廣泛應(yīng)用在大型液晶顯示屏、液晶電視機(jī)、小型攝錄一體機(jī)、計(jì)算機(jī)等產(chǎn)品中。如圖2-37所示為用CSP技術(shù)封裝的內(nèi)存條。可以看出，采用CSP技術(shù)后，內(nèi)存顆粒所占用的PCB面積大大減小。

7.裸芯片

人們力圖將芯片直接封裝在PCB上，通常采用的封裝方法有兩種：一種是COB（Chip On Board）法，另一種是倒裝焊法。適用COB法的裸芯片（Bare Chip）又稱為COB芯片，適用倒裝焊法的裸芯片則稱為Flip Chip，簡稱FC，兩者的結(jié)構(gòu)有所不同。

（1）COB芯片。焊區(qū)與芯片體在同一平面上，焊區(qū)周邊均勻分布，焊區(qū)最小面積為90μm×90μm，最小間距為100μm。由于COB芯片焊區(qū)是周邊分布，所以I/O增長數(shù)受到一定限制，特別是它在焊接時采用線焊，實(shí)現(xiàn)焊區(qū)與PCB焊盤相連接。因此，PCB焊盤應(yīng)有相應(yīng)的焊盤數(shù)，并也是周邊排列，才能與之相適應(yīng)。所以，PCB制造工藝難度也相對增大。此外，COB的散熱也有一定困難。

如圖2-38所示是COB封裝，從中可以看出，COB封裝比其他封裝更節(jié)省空間，但是封裝的難度更大。

（2）FC倒裝片。所謂倒裝片技術(shù)，又稱可控塌陷芯片互連（Controlled Collapse Chip Connection，C4）技術(shù)。它是將帶有凸點(diǎn)電極的電路芯片面朝下（倒裝），使凸點(diǎn)成為芯片電極與基板布線層的焊點(diǎn)，經(jīng)焊接實(shí)現(xiàn)牢固的連接，這一組裝方式也稱為FC法。它具有工藝簡單、安裝密度高、體積小、溫度特性好以及成本低等優(yōu)點(diǎn)，尤其適合制作混合集成電路。

FC芯片與COB的區(qū)別在于，焊點(diǎn)呈面陣列式排在芯片上，并且焊區(qū)做成凸點(diǎn)結(jié)構(gòu)，凸點(diǎn)外層即為Sn-Pb焊料，故焊接時將FC反置于PCB上，并可以采用SMT方法實(shí)現(xiàn)焊接。

如圖2-39所示為采用FC建合技術(shù)的芯片上芯片集成。可以看出，這是多芯片技術(shù)的應(yīng)用。

倒裝片具有串?dāng)_小等特點(diǎn)，尤其適合裸芯片多輸入輸出、電極整表面排列、焊點(diǎn)微型化的高密度發(fā)展趨勢，是最具有發(fā)展前途的一種裸芯片焊接技術(shù)。為此，F(xiàn)C技術(shù)已成為多芯片組件MCM的支撐技術(shù)，并已開始廣泛用于BGA、CSP等新型微型化器件和組件的芯片焊接。