1.4 Cadence Allegro SPB新功能介紹

本節將介紹自Cadence Allegro SPB 15.7以后的Cadence Allegro SPB版本的主要新功能。Allegro V16.3新版本在Allegro V16.2版本基礎上增強了約束驅動的高密度互連HDI（High Density Interconnect）設計的約束條件的功能，有助于為PCB設計提供更短、更具可預測性的設計周期；包含了新的目標、大量面向微過孔的全新規則，以及改良的過孔轉換使用模型，并且對整個PCB設計流程進行了改動，實現了全面的約束驅動HDI設計流程；為了提高協同設計效率，設計分割也經過了改良，加入了新功能，可以將設計進行橫向分割，并添加了軟邊界，讓用戶更高效地并行工作，進一步縮短了設計周期；增加了Same net Spacing來強化Constraint Manager功能，增強了Etch edit和遠見擺放、顏色管理操作界面、制造生產的應用等功能，推出基于3D空間的3D建模顯示、分析、仿真功能，可制造性設計（DFM）參量變化驗證平臺。

1．導入/導出數據庫參數

自16.01版本起，數據庫參數，包括設計設置、光繪文件、顏色設置、文本設置及綜合應用，都能在新版本上實現從設計中導出，以及導入到新的設計文件中。“File”→“Import”→“Parameters”和“File”→“Export”→“Parameters”這兩個菜單命令在所有的Allegro PCB Editor層中都是可用的。技術文件能夠適當的轉換為I/O參數文件。參數文本文件以XML格式保存，擴展名是．prm。

執行菜單命令“File”→“Import”→“Parameters”，彈出“Import Parameter File”對話框，單擊輸入文本欄后面的按鈕，可設置所要導入的參數文件的路徑，“Import”按鈕執行導入，“Viewlog”按鈕可以查看“Viewlog”文件，如圖1-4-1所示。

執行菜單命令“File”→“Export”→“Parameters”，彈出“Export Allegro Parameters”對話框，在“Output File Name”欄中輸入導出文件的名稱，單擊按鈕 設置保存路徑，在“Available Parameters”區域選擇所要導出參數文件的內容選項，單擊“Export”按鈕執行導出，如圖1-4-2所示。

2．新增MicroVia選項

在Padstack Designer里，為了增強HDI的約束條件，增加了新的分類選項“Microvia”，以方便連接到Constraint Manager里使用，如圖1-4-3所示。

3．將Same Net Spacing增至Constraint Manager

在Allegro16.0版本時已將Physical和Spacing這兩個規則整合到Constraint Manager里，如圖1-4-4所示。在Allegro16.3中，除了繼續對此二項的延伸外，也將Same Net Spacing整合到Constraint Manager中的工作表區進行設定，以方便達到HDI設計需求。Same Net規則可設定Net to Net Spacing之間的規則，而各自的Net to Net Spacing也可以有自己的Same Net規則。在約束管理器中，可以對比在不同NET間設置間距檢查所產生的結果和在相同NET間設置間距檢查所產生的結果的不同之處。

4．合并Shape

使用“Shape”→“Merge Shape”菜單命令可以實現static shape的合并。

如圖1-4-5所示，兩個Shape（兩個Shape必須有交叉的部分才能夠合并）需要合并在一起，執行菜單命令“Shape”→“Merge Shape”，單擊其中一個Shape，再單擊另一個Shape，單擊鼠標右鍵，選擇“Done”，即可實現兩個Shape的合并，如圖1-4-6所示。

5．交互式扇出

Allegro PCB Editor 16.0新增一組交互式扇出命令，在SPB 16.01中又有增強。

創建扇出命令現在新增加了一個“Centered”選項，典型應用是在BGAs上增加兩個相鄰的引腳間的中間過孔，這樣就不需要計算引腳到過孔間的間距值

創建扇出命令現在支持有“FIXED”屬性的封裝創建扇出，前提是該封裝的引腳沒有布線

復制扇出命令現在支持基于Shape的扇出（以前版本只支持clines/vias復制）

6．增加線寬選項和工作模式選項

執行菜單命令“Route”→“Add Connect”，選中“Option”標簽頁，如圖1-4-7所示。在“Line width”選項支持16種線寬（以前版本只支持8種）。工作模式增加“WL”模式，在此模式下，可以很方便地在指定的位置及層面上自動或半自動增加過孔，并以22.5°的角度來添加過孔，如圖1-4-8所示。

7．未布線連接狀態

“Status”對話框中顯示了未布線連接的百分數，這個新增加的條目精確地指出了仍殘留的未布線的連接，如圖1-4-9所示。

8．新屬性

1）ROUTES_ALLOWED屬性 在“Route Keepout”區域新增加了ROUTES_ALLOWED屬性，這樣就允許在“Void”區域布線。

（1）執行菜單命令“Setup”→“Areas”→“Shape Keepout”，在版面上畫一個區域，確認顏色選項“Color Dialog”中“Areas”中的“Rte KO”全部打開，如圖1-4-10所示。

（2）執行菜單命令“Edit”→“Properties”，確認控制面板“Find”標簽頁中“Shapes”選項被選中，如圖1-4-11所示。

（3）單擊剛剛添加的“Shape Keepout”區域，彈出“Edit Property”對話框和“Show Properties”窗口，如圖1-4-12和圖1-4-13所示。

從“Edit Property”對話框和“Show Properties”對話框中可以看到，“ROUTES_ALLOWED”和“VIAS_ALLOWED”屬性已經被添加，此時就允許在“Void”區域布線。如果“ROUTES_ALLOWED”和“VIAS_ALLOWED”屬性沒有被添加，可以從“Edit Property”對話框左側“Table of Contents”區域中選擇添加“ROUTES_ALLOWED”和“VIAS_ALLOWED”屬性。

（4）關閉“Edit Property”對話框和“Show Properties”對話框。

2）Via_At_Smt_Fit屬性 該屬性直接針對符號和引腳設置VIP（Via In Pad）Pad是否可以超出原本SMD的PIN的范圍所在（但過孔中心不得超過焊盤邊），同樣可以在“Edit Property”對話框中實現，如圖1-4-14所示。

9．查看系統信息

自16.3版本起，Cadence Allegro SPB的Allegro PCB Design XL幫助文檔（僅針對于Windows平臺）增加了系統信息查看功能，執行菜單命令“Help”→“What' s New”，彈出對話框如圖1-4-15所示，出現如圖1-4-16所示界面，單擊“System information…”按鈕，即可查看系統信息。

10．其他版本保存檔案功能

Cadence Allegro SPB 16.3新版本可以將16.3版本的工程轉存為其他版本檔案。若執行菜單命令“File”→“Export”→“Save design to 16.01…”，如圖1-4-17所示，工程將保存為16.01版本檔案，如圖1-4-18所示。若執行菜單命令“File”→“Export”→“Save design to 16.2…”，如圖1-4-19所示，工程將保存為16.2版本檔案，如圖1-4-20所示。

11．查看Open Graphics Lib信息

Open Graphics Lib是一套3D圖形處理領域工業標準的程序庫。Cadence Allegro SPB 16.3新增的Allegro PCB Design XL查看Open Graphics Lib信息，執行菜單命令“Tools”→“Utilities”→“OpenGL Status”，如圖1-4-21所示，彈出“OpenGL Information”窗口，如圖1-4-22所示。

12．設置底片控制文件特殊效果

Allegro V16.3新版本在Allegro V16.2版本基礎上增加了底片控制文件特殊效果的設置，針對已設定的特殊效果，作出實際底片的顯示。執行菜單命令“Manufacture”→“Artwork”，彈出“Artwork Control Form”對話框，選擇“Film Control”標簽頁，默認情況下有4個底片文件，即“BOTTOM”、“GND”、“TOP”、“VCC”。單擊鼠標右鍵，選擇“Display for Artwork Check”，設置底片控制文件特殊效果，如圖1-4-23所示。

13．查看設計編輯數據

Allegro V16.3新版本增加了查看系統設計數據的編輯功能，單擊“Update DRC”按鈕查看最終一次被保存的編輯數據。執行菜單命令“Display”→“Status”，單擊“Reset”按鈕，則重新設置記錄數據，如圖1-4-24所示。彈出“Status”對話框，如圖1-4-25所示。

14．網格設置功能

Allegro V16.3新版本增加了網格數學公式計算功能，方便一些特殊的計算。執行菜單命令“Setup”→“Grids…”，彈出“Define Grid”對話框，若輸入“=sqrt(20)”，如圖1-4-26所示，則可得到系統自動計算的結果，如圖1-4-27所示。

15．調色板隱藏功能

Allegro V16.3新版本在原“Color Dialog”（調色板）對話框的基礎上，增加了調色板隱藏功能。執行菜單命令“Display”→“Color/Visibility…”，出現如圖1-4-28所示的“Color Dialog”對話框。單擊“Color Dialog”對話框右下角的“Hide Palette”按鈕，則調色板將被自動隱藏，使得選項設置顯示更加系統完整，如圖1-4-29所示。

16．堆棧圖形化顯示功能

Allegro V16.3新版本在Allegro V16.2版本過孔堆棧狀況設置的基礎上，增加了各種類型的過孔在PCB中堆棧狀況圖形化接口的顯示，更方便清楚顯示結構。在“Allegro Constraint Manager”對話框右側表格區域向右拉動，找到“Vias”項目，單擊其下“PCS”對應的“VIA”欄，彈出“Edit Via List”對話框，如圖1-4-30所示。單擊“Hide Viewer”按鈕，可將圖形化界面顯示隱藏。單擊“Show Viewer”按鈕，可將圖形化界面顯示恢復，如圖1-4-31所示。

單擊“Draw Options”按鈕，彈出“Draw options”對話框，如圖1-4-32所示，定義過孔在圖形化顯示中“Layer Text contains”、“Layer Tooltip contains”、“Layer visibilitly and colors”等詳細顯示狀況。

17．單面板跳線功能

與Allegro V16.2版本相比，Allegro V16.3版本增加了在單面板設計中經常用到跳線的設置功能，與Etch Edit Mode功能搭配使用。執行菜單命令“Setup”→“Design Parameters…”，選中“Design”標簽頁，如圖1-4-33所示，當繪制完成跳線（jumper）封裝，勾上“Jumper”選項即可，完成跳線功能設置。

選中“Display”標簽頁，如圖1-4-34所示，“Enhanced Display Modes”區域增設了“Via Labels”, “Display Origin”和“Diffpair Driver Pins”選項，可根據實際電氣設置進行選擇，對應的引腳加上Pin_use=OUT屬性，有相應的符號顯示在對應的引腳之上，直接顯示出differential pair的驅動腳位。

18.Via List定義Via功能

Allegro V16.3新版本增加對Physical Constraint Set、Net、Region群組定義或針對單一對象定義過孔。執行菜單命令“Setup”→“Constrains”→“Physical…”，彈出“Allegro Constraint Manager”對話框，如圖1-4-35所示（但只針對某些具體區域定義，即只允許使用某些過孔種類）。

選擇“Pad—Pad Connect”選項卡，在Allegro V16.3新版本以前的版本中，允許任何Via之間堆棧，而新版本新增對Via之間的堆棧控制，只允許MICROVIA與MICROVIA之間的堆棧設定。單擊鼠標左鍵，如圖1-4-36所示，選擇“MICROVIAS_MICROVIAS_ONLY”設定只允許Microvia和Microvia之間的堆棧，若選擇“MICROVIAS_MICROVIAS_COINCIDENT_ONLY”設定Microvia和Microvia之間兩個貫孔的中心必須是一致的堆棧。

執行菜單命令“Setup”→“Constrains”→“Modes”，彈出如圖1-4-37所示的“Analysis Modes”對話框，選擇“Physical Modes”，對“DRC modes”區域中各個選項作On\Off切換。

執行菜單命令“Setup”→“Constrains”→“Modes”，彈出“Analysis Modes”對話框，選擇“Electrical Modes”，對“DRC modes”區域中各個選項作On\Off切換。Allegro V16.3新版本增加了針對Buses、Net Classes、Diff Pairs and Matched Groups中的網絡以過孔數目最少的作為參考作檢查。打開Match Via count的DRC開關，勾選On選項，如圖1-4-38所示。

新版本Allegro V16.3增加了對負片（plane sliver）的規則檢查。執行菜單命令“Setup”→“Constrains”→“Modes”，選擇“Design Options”，設定新增“Negative plane sliver spacing”輸入安全間距的數值，如圖1-4-39所示。

新版本Allegro V16.3增加了對錫膏層安全間距的規則檢查。執行菜單命令“Setup”→“Constrains”→“Modes”，選擇“Design Options”，設定新增“Pastemask to pastemask spacing”輸入安全間距的數值，如圖1-4-40所示。

19.3-D environment環境顯示功能

Allegro V16.3新版本在以往舊版本基礎上增加了在Open GL模式下3D立體空間環境的顯示功能，支持多種過濾選項，如相機視圖、實體視圖、透明視圖、線框視圖等。建議使用三鍵鼠標，利用鼠標中鍵能自由縮放畫面。在3個維度、3個坐標空間環境中，通過鼠標操作調整控制整個版面觀察角度的放大、縮小、移動、翻轉等，進行各種視角和顯示效果的觀察及選項設置，方便高密度、多層次的過孔結構、版圖、絕緣層、焊錫層的設計。對于不同元器件封裝，新版本提供了各種元器件封裝的3D顯示，具體顯示各引腳、焊盤的標號、名稱、功能。與PCB整體做不同角度的旋轉相同，還可以對各種元器件封裝做不同角度的旋轉，利用測量工具完成x, y, z三個座標軸方向上的測量功能。

（1）執行菜單命令“File”→“Open...”→選擇“demo_placed.brd”，執行菜單命令“View”→“3D View”，如圖1-4-41所示，彈出獨立視圖窗口，如圖1-4-42所示。

（2）執行菜單命令“View”→“Z Scale”，彈出“Allegro PCB Design XL”對話框，如圖1-4-43所示。在“Enter Z scale factor[1-10]:”欄中輸入Z軸坐標數值（默認數值范圍為1～10），所得新的3D立體圖如圖1-4-44所示。

（3）執行菜單命令“View”→“Hide Design Stackup”，隱藏PCB疊層，如圖1-4-45所示。

（4）執行菜單命令“View”→“Hide Components”，將所有元器件3D立體圖全部隱藏，如圖1-4-46所示。

（5）執行菜單命令“View”→“Hide Etch”，將PCB蝕刻全部隱藏，如圖1-4-47所示。

（6）執行菜單命令“View”→“No Shape File”，關閉Shape文件，如圖1-4-48所示。

（7）執行菜單命令“View”→“Hide Pads”，將PCB上的焊盤全部隱藏，如圖1-4-49所示。

（8）執行菜單命令“View”→“Hide Internal Layers”，將PCB內部層全部隱藏，如圖1-4-50所示。

（9）執行菜單命令“View”→“Show Bounding Box”，顯示外部PCB包裝盒，如圖1-4-51所示。

（10）執行菜單命令“View”→“Model Colors”，對具體各項進行顏色設置，如圖1-4-52所示。

（11）單擊“Camera”，選擇相機視圖從各個角度察看3D視圖及測試。

Top：從PCB頂部角度察看3D視圖及測試

Bottom：從PCB底部角度察看3D視圖及測試

Front：從PCB前側角度察看3D視圖及測試

Back：從PCB后側角度察看3D視圖及測試

Left：從PCB左側角度察看3D視圖及測試

Right：從PCB右側角度察看3D視圖及測試

（12）執行菜單命令“Model”→“Solid”，選擇實體視圖從各個角度察看3D視圖及測試，如圖1-4-53所示。

（13）執行菜單命令“Model”→“Transparent”，選擇透明視圖從各個角度察看3D視圖，如圖1-4-54所示。

（14）執行菜單命令“Model”→“Wireframe”，選擇線框視圖從各個角度察看3D視圖，如圖1-4-55所示。

（15）執行菜單命令“View”→“Flip Design”，設定在Open GL模式下以Y軸為基準對PCB進行翻轉來進行顯示及測試，如圖1-4-56所示。