書名: Cadence高速電路板設計與仿真:原理圖與PCB設計(第4版)作者名: 周潤景 劉夢男 蘇良昱編著本章字數: 1191字更新時間: 2018-12-27 19:02:20
前言
隨著工程技術的電子化、集成化和系統化的迅速發展,電路設計已經進入了一個全新的時代,尤其是高速電路設計業已成為了電子工程技術發展的主流,而Cadence以其強大的功能和高級的繪圖效果,逐漸成為了PCB設計行業中的主導軟件。Cadence完善的集成設計系統和強大的功能符合高速電路設計速度快、容量大、精度高等要求,使它成為PCB設計方面的優秀代表。本書以Cadence公司最新發布的Allegro SPB 16.3作為開發平臺,以實際案例貫穿整個PCB設計開發的全過程,設計思路清晰,更加具有應用性。
最新版Cadence軟件在使用制程方面的全新優化和增強,可以使讀者在原有基礎上進一步提高設計的穩定性,縮短開發周期,完善系統的綜合性能。
1)優化布線及約束規則的設置 最新版Allegro SPB 16.3設計平臺增強了在布線方面的調整功能,包括單一布線圓弧角度和群組布線等方面的優化功能。尤其是針對差分布線,Allegro SPB 16.3新版本中使用了Dynamic Phase Check動態相位反饋檢查技術,對整體差分布線過程進行檢查,對于差分布線產生差距的部分進行差動補償和報告,實時回饋差分布線的數量、線寬、間距等方面的信息。在改善布線焊點之間的連接方面,新增選項的設置避免了出現尖角及所有非圓形焊點的連接方式。在約束管理器的設置方面,強化了在物理、電氣、間距等約束規則的設定,方便對多層次過孔結構、版圖、絕緣層、焊錫層設計及檢查。本書對過孔數量匹配及安全間距、錫膏層間距檢查等方面做了重點介紹。
2)先進的圖形化過孔顯示功能 Allegro SPB 16.3設計平臺在堆棧的顯示功能方面增加了先進的圖形化演示功能,通過對過孔堆棧顏色、可視性的設置,更加清楚地了解過孔中的堆棧分布情況。通過刪除由于設計更新產生的多余堆棧,控制不同尺寸的堆棧之間的分布設定來減少在信號方面的干擾。對于未滿足電氣檢查的過孔,運用DRC檢查的V-N符號對出現電氣錯誤的部分進行標示。
3)3D立體空間環境顯示功能 本書對該平臺全新推出的Open GL模式下的3D立體空間環境顯示功能做了由淺入深,通俗易懂的介紹,可以使讀者進行各種視角和顯示效果的觀察,在3-D Viewer窗口中對PCB,包括元器件、過孔、布線等進行翻轉、放大、縮小的空間操作,檢查PCB及過孔的堆棧結構,提高了設計的可靠性。
本書共18章,其中第5章~第18章由周潤景編寫;劉夢男編寫了第1章和第2章,并對書中的例子作了全面的驗證;蘇良昱編寫了第3章和第4章。全書由周潤景負責統稿。參加本書編寫的還有張麗娜、張紅敏、張麗敏、徐宏偉、呂小虎、王偉、張鵬飛、任冠中、丁莉、王志軍、胡訓智、李琳和宋志清。
本書的出版得到了北京迪浩永輝科技公司執行董事黃勝利先生、技術經理王鵬先生和電子工業出版社張劍先生的大力支持,也有很多讀者提出了寶貴的意見,在此一并表示衷心感謝!
為便于讀者閱讀、學習,特提供本書實例下載資源。請訪問http://yydz.phei.com.cn網站,到“資源下載”欄目下載。
由于Cadence公司的PCB工具性能非常強大,不可能通過一本書完成全部內容的詳盡介紹,加上時間與水平有限,書中難免有不妥之處,還望廣大讀者批評指正。
編著者