前言

隨著電子技術、計算機應用技術和EDA技術的不斷發展，利用FPGA/CPLD進行數字系統的開發已被廣泛應用于通信、航天、醫療電子、工業控制等領域。FPGA/CPLD具有功能強大，開發周期短、投資小，便于修改及開發工具智能化等特點。近年來，FPGA/CPLD市場發展迅速，并且隨著電子工藝不斷改進，低成本高性能的FPGA/CPLD器件推陳出新，從而促使了FPGA/CPLD成為當今硬件設計的首選方式之一。熟練掌握FPGA/CPLD設計技術已經是電子設計工程師的基本要求。

Verilog HDL語言作為國際標準的硬件描述語言，已經成為工程技術人員和高校學生的必備技能。本書例子中的文本編輯均采用Verilog HDL語言編寫，并且書中實例均通過仿真和硬件測試。

本書主要以實例為主來介紹以Altera公司推出的Quartus II 9.0為設計平臺的FPGA/CPLD數字系統設計。書中的例子包含簡單的數字邏輯電路實例、數字系統設計實例，以及復雜數字系統設計實例，由淺入深地介紹了采用Quartus II進行數字系統開發的設計流程、設計思想和設計技巧。

本書分為12章和1個附錄，其中第1章和第2章主要介紹Quartus II 9.0的開發流程和設計方法；第3章介紹第三方仿真工具ModelSim和綜合工具Synplify的使用；第4章～第8章以數字電路的設計（包括門電路、組合邏輯電路、觸發器、時序邏輯電路）為例，介紹原理圖編輯、文本編輯及混合編輯的設計方法，同時也鞏固了數字電路的基礎知識；第9章介紹一些課程設計中涉及的數字系統設計實例，以便讀者更深入地掌握Quartus II 9.0的設計方法和Verilog HDL語言的熟練運用；第10章介紹宏功能模塊，以及IP核的使用方法和簡單的范例；第11章和第12章給出了兩個大型數字系統的設計實例，以使讀者更深入地掌握數字系統的設計方法；附錄為本書實驗開發箱的有關說明。

本書由周潤景和蘇良碧編著。其中，蘇良碧編寫了第3 章，其他章節及附錄由周潤景教授負責編寫，全書由周潤景統稿、定稿。參加編寫的還有張麗娜、張紅敏、張麗敏、宋志清、劉培智、陳雪梅、陳艷梅、袁偉亭、景曉松、郝曉霞、張斐、宋建華和張均。任冠中、丁莉、李琳、胡訓智等同學參與了本書例子的設計與驗證工作，在此表示感謝。

本書的例子經過北京百科融創教學儀器設備有限公司（www.r8c.com）開發的RC-EDA/SOPC-IV實驗箱的驗證，對該公司的支持表示感謝。

由于作者水平有限，書中難免存在錯誤和不足之處，敬請讀者批評指正。

編著者