3.2 同步觸發(fā)器功能分析

1.同步RS觸發(fā)器功能的分析

從水位控制電路對基本RS觸發(fā)器的需求可以看到，基本RS觸發(fā)器具備了記憶功能，但其穩(wěn)態(tài)的變化需要完全的外部觸發(fā)，如果要求電路的功能具有周期性的特點，則需要在原有電路的基礎(chǔ)上進行一定的改變。

如圖3-15（a）所示為由與非門構(gòu)成的同步RS觸發(fā)器的內(nèi)部電路，可以看到它在原有基本RS觸發(fā)器電路的基礎(chǔ)上增加了一組與非門，從而在原有輸入信號的基礎(chǔ)上引入了一個CP端。只有在CP端為高電平的情況下，置0端R和置1端S才能有效工作。我們把CP端稱為時鐘信號端，又可表示為CLK。同步RS觸發(fā)器的邏輯符號如圖3-15（b）所示。同樣可以分析出其真值表，如表3-4所示。可以看到，其功能與基本RS觸發(fā)器相同，但只在CP=1信號到來時其狀態(tài)才能翻轉(zhuǎn)。

時鐘端的加入給我們對邏輯電路的分析增加了兩種新的方法。

1）特性方程

同步RS觸發(fā)器的輸出特性不僅取決于輸入端R和S的狀態(tài)，同時還決定于輸出端Q在輸入信號來臨前的狀態(tài)，因此，按照表3-4所示的真值表，將Qn+1作為輸出變量，將S、R和Qn作為輸入變量填入卡諾圖，如圖3-16所示，經(jīng)化簡后可得出特性方程，為：

其中約束條件的出現(xiàn)，來源于觸發(fā)器輸出端Q和的反相狀態(tài)保持要求。

表3-4 由與非門構(gòu)成的同步RS觸發(fā)器的真值表

注：CP作用前觸發(fā)器的原狀態(tài)稱為初態(tài)，用Qn表示；CP作用后觸發(fā)器的新狀態(tài)稱為次態(tài)，用Qn+1表示。

2）狀態(tài)轉(zhuǎn)換圖

將觸發(fā)器的兩個穩(wěn)態(tài)0和1用兩個圓圈表示，用箭頭表示由初態(tài)到次態(tài)的轉(zhuǎn)換方向，在箭頭旁邊用文字符號及其相應信號表示實現(xiàn)轉(zhuǎn)換所必備的輸入條件，稱這種圖為狀態(tài)轉(zhuǎn)換圖。其實，它與真值表是統(tǒng)一的，是真值表的直觀形象表示。由與非門組成的同步RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖3-17所示。

值得關(guān)注的是，同步觸發(fā)器不僅存在著工作的約束條件，同時在CP=1期間，若R、S的狀態(tài)多次發(fā)生變化，則觸發(fā)器輸出的狀態(tài)也將隨之多次翻轉(zhuǎn)，這稱為空翻現(xiàn)象。而觸發(fā)器保存的只是CP回到0前的瞬間狀態(tài)，這就降低了觸發(fā)器的抗干擾能力。因此，一般不允許在CP=1期間改變R和S的狀態(tài)從而避免空翻。

2.約束條件的解除——同步D觸發(fā)器

在同步RS觸發(fā)器電路中，輸入狀態(tài)需要嚴格進行論證，避免R和S兩個信號同時輸入。在實際工作中，在圖3-15（a）的電路中加入一個反相器，用它的輸入D和輸出來代替S和R，就構(gòu)成了如圖3-18（a）所示的同步D觸發(fā)器，其邏輯符號如圖3-18（b）所示。

顯而易見，在CP=1時，當D=1，相當于同步RS觸發(fā)器的S=1，R=0，則Q=1；反之，當D=0時，則相當于S=0，R=1，因此Q=0。這樣在CP=1作用后，其次態(tài)Qn+1與D的狀態(tài)相同，從而避免了同步RS觸發(fā)器R=S=1的不定狀態(tài)。

現(xiàn)用真值表、特性方程和狀態(tài)轉(zhuǎn)換圖來表示同步D觸發(fā)器在CP=1期間的邏輯功能。

如表3-5所示為同步D觸發(fā)器的真值表。由真值表可得到同步D觸發(fā)器的特性方程為：

Qn+1=D （3-2）

表3-5 同步D觸發(fā)器的真值表

同步D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖3-19所示。

由于在CP=1期間，其輸出狀態(tài)總是隨輸入D的狀態(tài)而變并與其保持相同，故又稱之為“透明的D型鎖存器”，八D型透明鎖存器產(chǎn)品型號有：533、573；三態(tài)輸出的有268（六D），373和374（八D）；CMOS4000系列有4042四D鎖存器等。

應用芯片時，首先要看懂芯片的真值表，理解其特性方程或狀態(tài)轉(zhuǎn)換圖，這是我們在選擇芯片前必須做的功課。