3.1 電子系統(tǒng)級(jí)設(shè)計(jì)與工具

SoC的設(shè)計(jì)趨勢(shì)正從RTL向電子系統(tǒng)級(jí)（ESL，Electronic System Level）轉(zhuǎn)移。ESL可以幫助設(shè)計(jì)者從更高層次進(jìn)行電路設(shè)計(jì)。此類工具具有很多優(yōu)勢(shì)，它能協(xié)助工程師進(jìn)行系統(tǒng)級(jí)設(shè)計(jì)、結(jié)構(gòu)定義、算法開發(fā)、軟硬件劃分和協(xié)同設(shè)計(jì)、建立虛擬原型機(jī)，以及驗(yàn)證不同架構(gòu)方案的可行性等。

ESL的設(shè)計(jì)分3步。首先是功能設(shè)計(jì)，在這一步需要建立并且驗(yàn)證所開發(fā)產(chǎn)品的功能模型，通常需要定義各個(gè)部分的功能、輸入/輸出端口，各部分之間如何通信，以及數(shù)據(jù)控制流等。其次是基于應(yīng)用的結(jié)構(gòu)設(shè)計(jì)，此時(shí)需要描述整個(gè)系統(tǒng)平臺(tái)，將功能模型映射到平臺(tái)上，并進(jìn)行驗(yàn)證，找到最理想的情況。這一步的目標(biāo)是根據(jù)產(chǎn)品成本和性能的約束及具體應(yīng)用，定義正確的系統(tǒng)結(jié)構(gòu)，譬如要用多少處理器，每個(gè)處理器的性能是否符合指標(biāo)，以及軟硬件各執(zhí)行什么功能等。最后是基于平臺(tái)的結(jié)構(gòu)設(shè)計(jì)，這一步需要對(duì)平臺(tái)進(jìn)行低層次的描述，建立合理的硬件結(jié)構(gòu)。此時(shí)目標(biāo)是建立硬件平臺(tái)的虛擬原型機(jī)，包括確定處理器的種類，用多少存儲(chǔ)器，總線和緩存如何工作，功耗如何優(yōu)化等。

目前的ESL工具通常采用工業(yè)標(biāo)準(zhǔn)語言進(jìn)行建模，如C/C++、System C、SystemVerilog等，常用的軟硬件協(xié)同設(shè)計(jì)驗(yàn)證工具有Mentor公司的Seamless和Carbon Design Systems公司的SoC Designer。Mentor的Catapult可實(shí)現(xiàn)C++到RTL級(jí)的綜合。