2.1 電阻在電源電路中的應(yīng)用

電阻是一個(gè)物理量，在物理學(xué)中表示導(dǎo)體對(duì)電流阻礙作用的大小。導(dǎo)體的電阻越大，表示導(dǎo)體對(duì)電流的阻礙作用越大。電阻是導(dǎo)體本身的一種性質(zhì)，對(duì)于不同的導(dǎo)體，其電阻一般不同。導(dǎo)體的電阻通常用字母R表示，電阻的單位是歐姆，簡(jiǎn)稱歐，一般用Ω表示。

在電源中，電阻主要應(yīng)用在分壓反饋電阻、配置開關(guān)頻率、Power Good（PG）上拉、限流點(diǎn)設(shè)置、環(huán)路補(bǔ)償、RC緩沖電路、MOSFET驅(qū)動(dòng)限流等方面，如圖2.1所示。

1．輸出電壓設(shè)置

在電壓輸出電路中，經(jīng)常需要對(duì)輸出電壓進(jìn)行分壓處理，得到一個(gè)電阻分壓值，用這個(gè)電阻分壓得到的電壓值與芯片內(nèi)部的固定電壓Vref進(jìn)行比較。一般芯片內(nèi)部會(huì)自己產(chǎn)生一個(gè)固定電壓作為參考電壓Vref，我們通過電阻分壓把輸出電壓Vout乘以一個(gè)固定的系數(shù)，與內(nèi)部參考電壓Vref進(jìn)行對(duì)比。這樣能保證輸出電壓是我們期望的電壓。

最常用的分壓電路就是電阻分壓電路，如圖2.2所示。

通過兩個(gè)電阻對(duì)輸出電壓進(jìn)行分壓，連接到電壓反饋管腳，實(shí)現(xiàn)反饋電壓，反饋電壓的計(jì)算公式如下

這個(gè)反饋電壓信號(hào)在芯片內(nèi)部作為控制輸出電壓值Vout的依據(jù)，最終使FB管腳的電壓VFB穩(wěn)定在基準(zhǔn)電壓值上。所以，可以通過調(diào)整RH和RL的值，控制輸出電壓Vout。

2．通過EN管腳控制啟動(dòng)

很多芯片都有EN管腳，當(dāng)EN管腳上的電壓上升，超過某一個(gè)值（VSTR）時(shí)，芯片開始工作；當(dāng)EN管腳上的電壓低于某一個(gè)值（VSTOP）時(shí)，芯片停止工作。一般用電阻分壓的方式控制EN管腳的電壓。通過內(nèi)部的電流源和外部的電阻REN_H、REN_L形成的電路，與內(nèi)部的參考電壓VEN進(jìn)行比較，實(shí)現(xiàn)電源控制器的使能功能。電阻在啟動(dòng)控制電路中的應(yīng)用如圖2.3所示。

我們可以使用以下等式設(shè)置輸入啟動(dòng)電壓和輸入電壓的外部滯后：

這里，IHYS=10μA、VEN=1.2V是由電源控制器芯片內(nèi)部決定的。

3．設(shè)置開關(guān)頻率

有些開關(guān)電源芯片的開關(guān)頻率是可以調(diào)整的，一般會(huì)預(yù)留一個(gè)管腳用于開關(guān)頻率的設(shè)置。開關(guān)電源是通過反復(fù)開關(guān)MOSFET實(shí)現(xiàn)輸出電壓控制的，開關(guān)的頻率變化會(huì)影響開關(guān)電源的損耗和紋波。有些情況下，我們需要根據(jù)實(shí)際的設(shè)計(jì)場(chǎng)景需求，設(shè)置一個(gè)最合適的開關(guān)頻率。所以，開關(guān)電源控制器有時(shí)會(huì)讓用戶自行設(shè)置開關(guān)頻率。一般來說，會(huì)通過外接一個(gè)電阻來設(shè)置，電源控制器通過識(shí)別電阻的阻值來識(shí)別開關(guān)頻率的設(shè)置值，如圖2.1所示的RT管腳。

4．電流檢測(cè)和過流保護(hù)

電阻在電流檢測(cè)和過流保護(hù)電路中的應(yīng)用如圖2.4所示，給電源控制器JW6346的ILIM引腳提供一個(gè)參考電流，該電流流入一個(gè)名為RILIM的外部電阻器，以編程設(shè)定電流限制閾值。如果ILIM引腳電壓低于GND,ILIM引腳上的電流限制比較器可防止進(jìn)一步的SW脈沖。

5．補(bǔ)償網(wǎng)絡(luò)設(shè)計(jì)

在輸入電壓、輸出負(fù)載發(fā)生突變的情況下，如果開關(guān)電源的輸出不進(jìn)行調(diào)整，則輸出電壓會(huì)發(fā)生變化。當(dāng)輸出電壓變化太大而超出規(guī)定的幅值范圍的時(shí)候，如輸出電壓突然變大會(huì)導(dǎo)致用電器件損毀，或者如果輸出電壓突然變小會(huì)導(dǎo)致用電器件工作異常。因此，需要設(shè)計(jì)反饋環(huán)路的補(bǔ)償電路，從而使得整個(gè)系統(tǒng)的傳遞函數(shù)有足夠的增益裕量和相位裕量，讓開關(guān)電源無論在何種模式下都能穩(wěn)定工作。在環(huán)路補(bǔ)償網(wǎng)絡(luò)設(shè)計(jì)時(shí)，一般會(huì)用到電阻和電容的組合，實(shí)現(xiàn)若干個(gè)極點(diǎn)和零點(diǎn)，從而改變反饋環(huán)路的波特圖特性。一般我們通過補(bǔ)償網(wǎng)絡(luò)的頻率特性，調(diào)整整個(gè)控制環(huán)路的波特圖。這時(shí)，我們就需要通過調(diào)整補(bǔ)償網(wǎng)絡(luò)中電阻和電容的值來實(shí)現(xiàn)期望的頻率特性。

6. MOSFET驅(qū)動(dòng)電路

在MOSFET驅(qū)動(dòng)電路中，一般采用電阻和電容的組合來控制開啟電流。以JWH6346為例，電阻在MOSFET驅(qū)動(dòng)電路中的應(yīng)用如圖2.5所示。

開關(guān)電源的開關(guān)一般選擇MOSFET，類型一般選擇N-MOSFET。

MOSFET在完全導(dǎo)通的狀態(tài)下，體現(xiàn)出是一個(gè)穩(wěn)定導(dǎo)通電阻的特性，稱作RDS（on）。高壓側(cè)驅(qū)動(dòng)器的設(shè)計(jì)用于驅(qū)動(dòng)MOSFET，這種MOSFET一般都是能夠通大電流，并且RDS（on）值都比較低。當(dāng)配置為浮動(dòng)驅(qū)動(dòng)器時(shí)，VCC電源提供7.5V（或10V）的偏置電壓。在VGS=7.5V（或10V）時(shí)，平均驅(qū)動(dòng)電流等于柵極電荷除以開關(guān)電源的開關(guān)周期T（或者等于柵極電荷乘以開關(guān)頻率f）。瞬時(shí)驅(qū)動(dòng)電流由BST和SW引腳之間的自舉電容器提供。驅(qū)動(dòng)能力由其內(nèi)阻表示，BST到UGATE的內(nèi)阻為1.5Ω,UGATE到SW的內(nèi)阻為0.9Ω。

低壓側(cè)驅(qū)動(dòng)器設(shè)計(jì)用于驅(qū)動(dòng)大電流、低RDS(on)的N-MOSFET。驅(qū)動(dòng)能力由其內(nèi)阻決定，VCC到LGATE的內(nèi)阻為1.5Ω,LGATE到GND的內(nèi)阻為0.9Ω。VCC電源提供7.5V（或10V）的偏置電壓。瞬時(shí)驅(qū)動(dòng)電流由連接在VCC和GND之間的輸入電容器提供。平均驅(qū)動(dòng)電流等于柵極電荷乘以開關(guān)頻率。該柵極驅(qū)動(dòng)電流及上管MOSFET的柵極驅(qū)動(dòng)電流乘以7.5V（或10V），即產(chǎn)生需要從器件封裝中耗散的驅(qū)動(dòng)功率。

這里提到的1.5Ω和0.9Ω都是器件內(nèi)部的電阻。由于MOSFET打開的過程中需要對(duì)MOSFET的寄生電容充電，所以這個(gè)瞬間電流比較大，有時(shí)會(huì)導(dǎo)致VCC或BST電壓跌落，導(dǎo)致內(nèi)部邏輯錯(cuò)亂，驅(qū)動(dòng)邏輯錯(cuò)誤導(dǎo)致丟失驅(qū)動(dòng)脈沖，從而導(dǎo)致輸出異常。所以有時(shí)會(huì)串聯(lián)電阻（RUGATE和RLGATE），用于控制瞬間電流。但是這個(gè)電阻會(huì)因?yàn)镽C充放電延時(shí)，影響MOSFET控制時(shí)序。我們電阻選型阻值也不能太大。

7. Power Good（PG）上拉電阻

開漏輸出是一種輸出電路結(jié)構(gòu)，基于MOSFET的開關(guān)原理實(shí)現(xiàn)。在開漏輸出模式下，輸出引腳會(huì)被連接到一個(gè)開關(guān)管（通常是N溝道MOSFET）和一個(gè)上拉電阻（Pull-up Resistor）組成的網(wǎng)絡(luò)。當(dāng)開關(guān)管導(dǎo)通時(shí)，輸出引腳與地（GND）相連，形成低電平輸出；當(dāng)開關(guān)管關(guān)斷時(shí)，輸出引腳不與任何電源相連，形成高阻抗?fàn)顟B(tài)，也稱為浮空狀態(tài)。開漏輸出允許多個(gè)設(shè)備共享同一個(gè)總線或信號(hào)線，通過合理的電平控制，實(shí)現(xiàn)對(duì)總線或信號(hào)線的協(xié)調(diào)使用，避免沖突和干擾。

PG管腳用于指示電源輸出狀態(tài)，輸出異常時(shí)PG管腳輸出低電平，PG管腳是開漏（OD）輸出的。當(dāng)PG管腳有效時(shí)表現(xiàn)為一個(gè)高阻態(tài)，所以需要一個(gè)上拉電阻將PG管腳上拉到高電平，讓接收端接收到的一個(gè)電平為高電平。如圖2.5所示，RPG電阻即為PG上拉電阻。

一般來說，PG管腳信號(hào)為低電平的時(shí)候，表示電源尚未正常輸出。因?yàn)镻G管腳是一個(gè)開漏輸出，所以當(dāng)電源工作正常之后，PG管腳表現(xiàn)為一個(gè)高阻態(tài)，通過上拉電阻表現(xiàn)為一個(gè)高電平。因?yàn)槭情_漏輸出，可以將多個(gè)PG管腳輸出連接在一起，形成“線與”的效果。