1.1.3 CPU的組成

計(jì)算機(jī)系統(tǒng)包括硬件系統(tǒng)和軟件系統(tǒng)，硬件是計(jì)算機(jī)系統(tǒng)的物質(zhì)基礎(chǔ)，軟件是計(jì)算機(jī)系統(tǒng)的靈魂，如圖1-6所示。硬件和軟件是相輔相成的，不可分割。

（1）輸入設(shè)備

輸入設(shè)備的任務(wù)是把人編寫的程序和原始數(shù)據(jù)送到計(jì)算機(jī)中，并且將它們轉(zhuǎn)換為計(jì)算機(jī)內(nèi)部所能識(shí)別和接收的信息方式。例如，鼠標(biāo)、鍵盤、顯示器，以及我們用的智能手機(jī)觸摸屏既是輸入設(shè)備又是輸出設(shè)備；而在各種云上的服務(wù)器，則是通過(guò)網(wǎng)絡(luò)來(lái)進(jìn)行輸入和輸出的。

（2）輸出設(shè)備

輸出設(shè)備的任務(wù)是將計(jì)算機(jī)的處理結(jié)果以人或其他設(shè)備所能接受的形式送出計(jì)算機(jī)。常用的輸出設(shè)備有顯示器、打印機(jī)、繪圖儀等。

（3）計(jì)算機(jī)的總線結(jié)構(gòu)

將計(jì)算機(jī)的各大基本部件按某種方式連接起來(lái)就構(gòu)成了計(jì)算機(jī)的硬件系統(tǒng)。系統(tǒng)總線包含3種不同功能的總線，即數(shù)據(jù)總線（DB）、地址總線（AB）和控制總線（CB），計(jì)算機(jī)總線結(jié)構(gòu)如圖1-7所示。

數(shù)據(jù)總線：用于傳送數(shù)據(jù)信息。數(shù)據(jù)總線的位數(shù)是微型計(jì)算機(jī)的一個(gè)重要指標(biāo)，通常與微處理器的字長(zhǎng)一致。例如，Intel 8086微處理器字長(zhǎng)16 bit，其數(shù)據(jù)總線寬度也是16位。

地址總線：專門用來(lái)傳送地址。地址總線的位數(shù)決定了CPU可直接尋址的內(nèi)存空間大小，比如8位微處理器的地址總線為16 bit，則其最大可尋址空間為216byte，為64KB, 16位微處理器的地址總線為20 bit，其可尋址空間為220byte，為1MB。

控制總線：用來(lái)傳送控制信號(hào)和時(shí)序信號(hào)。在控制信號(hào)中，有些信號(hào)是微處理器送往存儲(chǔ)器和I/O接口電路的，如讀/寫信號(hào)、片選信號(hào)、中斷響應(yīng)信號(hào)等；有些信號(hào)是其他部件反饋給CPU的，如中斷申請(qǐng)信號(hào)、復(fù)位信號(hào)、總線請(qǐng)求信號(hào)、就緒信號(hào)等。控制總線的具體情況取決于CPU。

（4） CPU

CPU作為計(jì)算機(jī)系統(tǒng)的運(yùn)算和控制核心，是信息處理、程序運(yùn)行的最終執(zhí)行單元。CPU內(nèi)部主要包括運(yùn)算器和控制器，CPU運(yùn)算器結(jié)構(gòu)如圖1-8所示。

運(yùn)算器的核心是算術(shù)邏輯部件和若干個(gè)寄存器。CPU用寄存器存儲(chǔ)計(jì)算時(shí)所需的數(shù)據(jù)，寄存器一般有如下3種。

通用寄存器：用來(lái)存放需要進(jìn)行運(yùn)算的數(shù)據(jù)，如需進(jìn)行加法運(yùn)算的兩個(gè)數(shù)據(jù)。

程序計(jì)數(shù)器：用來(lái)存儲(chǔ) CPU 要執(zhí)行下一條指令所在的內(nèi)存地址。

指令寄存器：用來(lái)存放程序計(jì)數(shù)器指向的指令。

ALU可以執(zhí)行算術(shù)運(yùn)算（包括加、減、乘、除等基本運(yùn)算及其附加運(yùn)算）和邏輯運(yùn)算（包括移位、邏輯測(cè)試等運(yùn)算）。相對(duì)控制器而言，運(yùn)算器接受控制器的命令而進(jìn)行動(dòng)作，即運(yùn)算單元所進(jìn)行的全部操作都是由控制器發(fā)出的控制信號(hào)來(lái)決定的，所以控制器是執(zhí)行部件。

控制器是整個(gè)CPU的指揮控制中心，由程序計(jì)數(shù)器（PC）、指令寄存器（IR）、指令譯碼器（ID）和操作控制器（OC）等組成，對(duì)協(xié)調(diào)整個(gè)計(jì)算機(jī)有序工作極為重要， CPU控制器結(jié)構(gòu)如圖1-9所示。

控制器根據(jù)用戶預(yù)先編寫好的程序，依次從存儲(chǔ)器中取出各條指令，將其放在指令寄存器中，通過(guò)指令譯碼器（分析）確定應(yīng)該進(jìn)行什么操作，然后操作控制器按確定的時(shí)序，向相應(yīng)的部件發(fā)出微操作控制信號(hào)。操作控制器中主要包括節(jié)拍脈沖發(fā)生器、控制矩陣、時(shí)鐘脈沖發(fā)生器、復(fù)位電路和啟停電路等控制邏輯單元。

（5）存儲(chǔ)器

存儲(chǔ)器是用來(lái)接收數(shù)據(jù)和保存數(shù)據(jù)的部件，它是一個(gè)記憶裝置，也是計(jì)算機(jī)能夠?qū)崿F(xiàn)程序存儲(chǔ)和程序控制的基礎(chǔ)，包括Cache（一種高速緩沖存儲(chǔ)器）、主存儲(chǔ)器、輔助存儲(chǔ)器，存儲(chǔ)器的基本分類如圖1-10所示。

寄存器：在CPU內(nèi)部或I/O接口中，CPU可以直接訪問(wèn)寄存器；寄存器一般是8位，或8的整數(shù)倍位，32位CPU寄存器可存儲(chǔ)4byte,64位寄存器可存儲(chǔ)8byte。寄存器訪問(wèn)速度一般是半個(gè)CPU時(shí)鐘周期，為納秒（ns）級(jí)別。

高速緩存器（Cache）：高速緩存器可以直接被CPU訪問(wèn)，它用來(lái)存放當(dāng)前正在執(zhí)行的程序中的活躍部分，以便其快速地向CPU提供指令和數(shù)據(jù)，其分為一級(jí)緩存器（L1）、二級(jí)緩存器（L2）、三級(jí)緩存器（L3）等，它位于內(nèi)存和 CPU 之間，是一個(gè)讀寫速度比內(nèi)存更快的存儲(chǔ)器。當(dāng)CPU向內(nèi)存寫入數(shù)據(jù)時(shí)，這些數(shù)據(jù)也會(huì)被寫入高速緩存器中。當(dāng)CPU 需要讀取數(shù)據(jù)時(shí)，會(huì)從高速緩存器中直接讀取，當(dāng)然，如果需要的數(shù)據(jù)在高速緩存器中沒(méi)有，CPU會(huì)再去讀取內(nèi)存中的數(shù)據(jù)，各級(jí)高速緩沖存儲(chǔ)器介紹如下。

① L1：存在于每個(gè)CPU，用來(lái)緩存數(shù)據(jù)根指令，訪問(wèn)空間大小一般為32～256KB，訪問(wèn)速度一般是2～4個(gè)CPU時(shí)鐘周期。

② L2：存在于每個(gè)CPU，訪問(wèn)空間大小為128KB～2MB，訪問(wèn)速度一般為10～20個(gè)CPU時(shí)鐘周期。

③ L3：多個(gè)CPU共用，訪問(wèn)空間大小為2～64MB，訪問(wèn)速度一般為20～60個(gè)CPU時(shí)鐘周期。

主存儲(chǔ)器：可由CPU直接訪問(wèn)，可多個(gè)CPU共用，用來(lái)存放當(dāng)前正在執(zhí)行的程序和數(shù)據(jù)，訪問(wèn)空間大小一般在4～512GB，訪問(wèn)速度一般為200～300個(gè)CPU時(shí)鐘周期。

輔助存儲(chǔ)器：設(shè)置在主機(jī)外部，CPU不能直接訪問(wèn)，用來(lái)存放暫時(shí)不參與運(yùn)行的程序和數(shù)據(jù)，需要時(shí)再將其傳送到主存儲(chǔ)器中。