- Verilog HDL與CPLD/FPGA項目開發教程(第3版)
- 聶章龍 周凌翱主編
- 214字
- 2023-10-27 18:42:38
第1章 CPLD/FPGA項目開發入門
1.1 CPLD/FPGA開發系統概述
學習目標
1.能力目標
1)能了解可編程邏輯器件(PLD)的發展現狀。
2)能掌握CPLD/FPGA的結構與特點。
3)能利用數字和紙質資源查找并使用所需資料。
2.知識目標
1)了解PLD的發展歷程以及CPLD/FPGA的發展概況。
2)掌握CPLD/FPGA的結構與原理。
3.素質目標
1)培養查閱紙質資料的能力。
2)培養主動學習的能力。
情境設計
本節主要圍繞CPLD/FPGA開發系統的發展概況、基本結構與特點、應用領域等介紹一些PLD系統的基本概念和基本原理。具體教學情境設計如表1-1所示。
表1-1 教學情境設計
