前言

復雜可編程邏輯器件（Complex Programmable Logical Device，CPLD）/現場可編程門陣列（Field Programmable Gates Array，FPGA）開發技術是以計算機為工作平臺，融合了應用電子技術、計算機技術和智能化技術等最新成果而開發的高新技術，是現代電子系統設計和制造不可缺少的技術，它涉及面廣，包含描述語言、軟件、硬件等多方面知識。本書在知識選取和結構設計上，以“理論夠用、技能實用、重在運用”為指導原則，削減純理論的知識，增加有趣的實訓，激發學生的學習興趣，以學習技術為主，培養動手能力較強的技術應用型人才。

本書的重點放在工程實踐能力和Verilog HDL的編程開發能力方面，按照基于工作過程的以項目為載體的教學模式進行編寫，項目的選取以直觀、生動、有趣、實用為原則，并遵循由易到難、由簡單到綜合的學習規律。本書分為4章，第1章主要介紹CPLD/FPGA項目開發入門；第2章主要介紹Verilog HDL（硬件描述語言）；第3章是以12個項目為載體來介紹組合邏輯電路設計、時序邏輯電路設計和數字系統設計；第4章以數字時鐘、交通信號燈、多功能教室智能控制系統3個綜合項目為載體，介紹用Verilog HDL進行綜合項目開發的一般步驟，使讀者通過綜合項目的設計實踐，養成良好的編程習慣，鍛煉其編程、調試和創新能力。

本書基本保持了前兩版的風格、特色，對第2版中的部分內容進行了調整、修改與完善。本書已立項為“江蘇省高等學校重點教材”。為滿足信息化教學的需求，本書采用“紙質教材+二維碼關聯數字資源+在線課程”的新形態、一體化形式，融理論和實踐于一體，實現“學中練、練中學”。教材配有豐富的數字資源，包括微課視頻、電子課件、習題解答、案例素材、程序源代碼等。課程團隊教師聯合企業研發了具有自主知識產權的STAR EPM1270 CPLD/FPGA教學實驗儀，如果有需要，讀者可發郵件至郵箱346080582@qq.com索取相關資料。

本書可作為高職高專電子類和計算機類專業的專業課教材，也可作為微電子、自動控制等相關專業EDA課程教材，教學學時數建議為80學時。

本書由聶章龍、周凌翱任主編，瞿新南、張靜任副主編，蔡文博、王璐、楊平和王騰參編。全書由聶章龍統稿、眭碧霞主審。

本書在編寫過程中，得到了微傳智能科技（常州）有限公司國家特聘專家萬虹博士和蘇州大學王宜懷教授的幫助，他們對項目案例的選擇、課堂實踐、綜合案例的設計提出了許多寶貴的意見，在此對他們表示感謝。另外，編者參考了大量國內外相關文獻，受益匪淺，特向其作者表示謝意。

由于CPLD/FPGA技術發展迅速，而編者水平有限，書中難免存在疏漏或不足之處，懇請廣大讀者提出寶貴意見和建議，以便再版時改進。

編者