1.2.2 MAX系列產(chǎn)品的基本功能及編程方式

1.MAX 7000系列產(chǎn)品

MAX 7000系列器件是高密度、高性能的COMS CPLD，它是在Altera公司的第二代MAX結(jié)構(gòu)基礎(chǔ)上，采用先進(jìn)的COMS E2PROM技術(shù)制造的。它提供600～5 000可用門(mén)，擁有ISP技術(shù)，引腳到引腳延時(shí)為5ns，計(jì)數(shù)器的工作頻率可達(dá)178.6MHz。

MAX 7000 CPLD基于先進(jìn)的多陣列矩陣（MAX）架構(gòu)，為大量應(yīng)用提供了世界級(jí)的高性能解決方案。基于電可擦除可編程只讀存儲(chǔ)器（E2PROM）的MAX 7000產(chǎn)品采用先進(jìn)的CMOS工藝制造，提供32～512個(gè)宏單元的密度范圍，最快速度達(dá)3.5ns的引腳到引腳延時(shí)。MAX 7000器件支持在系統(tǒng)可編程能力（ISP），可以在現(xiàn)場(chǎng)輕松進(jìn)行重配置。Altera公司提供5.0V、3.3V和2.5V核電壓的MAX 7000器件。MAX 7000系列器件如表1-10所示。

MAX 7000器件提供大量封裝形式從傳統(tǒng)的四角扁平封裝（QFP）到高級(jí)的節(jié)省空間的1.0mm FineLine BGA?封裝。MAX 7000器件通過(guò)提供廣泛的封裝選擇，滿(mǎn)足了現(xiàn)今設(shè)計(jì)的需求。所有這些封裝被優(yōu)化為支持密度移植，不同密度的器件在同一封裝時(shí)采用相同的引腳排列。FineLine BGA?封裝采用SameFrame?引腳排列結(jié)構(gòu)，它提供相同密度下的I/O兼容。當(dāng)設(shè)計(jì)需求變化時(shí)，這些移植選項(xiàng)提供了附加的靈活性。表1-11列出了MAX 7000器件的封裝形式。

MAX 7000S、MAX 7000AE和MAX 7000B器件在相同封裝下引腳兼容。通過(guò)選擇MAX器件，當(dāng)邏輯需求變化時(shí)，由于不需要變更引腳分配，因而能夠節(jié)省工程時(shí)間，縮短設(shè)計(jì)周期。

MAX 7000具有即用性、非易失性，提供全局時(shí)鐘、在系統(tǒng)可編程、開(kāi)路輸出、可編程上電狀態(tài)、快速輸入建立時(shí)間和可編程輸出回轉(zhuǎn)速率控制特性。和許多其他硅片特性一樣，MAX 7000器件適用于大量系統(tǒng)級(jí)的應(yīng)用。

MAX器件為易用的QuartusⅡ網(wǎng)絡(luò)版和MAX+PLUSⅡ基礎(chǔ)版設(shè)計(jì)軟件所支持。這兩個(gè)平臺(tái)提供綜合布局布線(xiàn)、設(shè)計(jì)驗(yàn)證和器件編程功能，能夠從Altera公司網(wǎng)站的設(shè)計(jì)軟件部分免費(fèi)下載，可用作MAX器件設(shè)計(jì)的開(kāi)發(fā)工具，使最終用戶(hù)系統(tǒng)的總體開(kāi)發(fā)成本最小化。

2.MAXⅡ系列產(chǎn)品

Altera公司在15年創(chuàng)新的基礎(chǔ)之上，推出了迄今成本最低的CPLD MAXⅡ器件。MAXⅡ器件采用全新的體系結(jié)構(gòu)，在所有的CPLD系列中具有最低的單位I/O成本和最低的功耗。這款即用非易失的器件的價(jià)格是其他CPLD的一半，它面向一般的小容量邏輯應(yīng)用。MAXⅡ器件除了提供最低成本的傳統(tǒng)CPLD設(shè)計(jì)之外，還為更大容量的設(shè)計(jì)改善了成本和功耗，能夠替代成本更高或功率更高的FPGA、ASSP和標(biāo)準(zhǔn)邏輯器件。

MAXⅡ器件基于全新的CPLD體系結(jié)構(gòu)，重新定位了CPLD的價(jià)值體現(xiàn)。過(guò)去，CPLD由于能力所限，只能提供小型FPGA的競(jìng)爭(zhēng)性成本結(jié)構(gòu)。而新的MAXⅡ CPLD體系則具有和小容量FPGA競(jìng)爭(zhēng)的定價(jià)，以及作為單芯片即用型非易失器件的工程優(yōu)勢(shì)。在更大的容量上，查找表（LUT）的邏輯陣列塊（LAB）和行列走線(xiàn)具有更高的裸片面積效率。由于MAXⅡCPLD采用了LUT體系，具有4倍的容量，以及即用性和非易失性，因而使得MAXⅡ器件成為成本更低和容量更大的CPLD，而不僅只提供競(jìng)爭(zhēng)方案。

MAXⅡ器件屬于非易失、瞬時(shí)接通可編程邏輯系列，采用了業(yè)界突破性的CPLD體系結(jié)構(gòu)。這種體系結(jié)構(gòu)幫助用戶(hù)大大降低了系統(tǒng)功耗、體積和成本。MAXⅡ CPLD可用于以前由FPGA、ASSP和標(biāo)準(zhǔn)邏輯器件所實(shí)現(xiàn)的多種應(yīng)用。

表1-12列出了MAXⅡ器件系列的型號(hào)和特性。

低成本MAXⅡ CPLD的體系結(jié)構(gòu)和電路板管理特性（如表1-13所示）實(shí)現(xiàn)了器件的易用性和系統(tǒng)集成。