1.2　集成電路技術發展與材料應用趨勢

集成電路自誕生以來，通過制造工藝和材料技術的進步不斷延續著摩爾定律，即以尺寸微縮為技術主線來實現集成度翻番和性能提升，已經從20世紀的深亞微米階段發展到21世紀初的數十納米階段，再到如今的亞十納米階段。未來幾十年，使用尺寸微縮和三維系統集成提高集成密度、提升器件性能、降低電路功耗、融合更多功能將成為技術發展重點。美國電氣與電子工程師協會（IEEE）發布了國際器件和系統路線圖（IRDS）（見圖1-1），規劃了More Moore、More than Moore和Beyond CMOS三大技術發展路線[4]。通過技術創新延續、擴展或超越現有摩爾定律的發展路線，以滿足新一輪人類社會全面信息化、智能化和量子化等新型科技與產業對集成電路突破和創新發展的重要需求。

圖1-1　國際器件和系統路線圖[4]

More Moore延續CMOS的整體思路，在器件結構、溝道材料、互連線、高k金屬柵、制造工藝等方面創新，推動集成電路沿著摩爾定律趨勢發展。晶體管的優化也將從專注于提升性能轉向提升性能與降低漏電流并重。從技術水平看，全球集成電路邏輯芯片產品技術目前已到達5nm技術節點，并且正在向3nm技術節點轉移，預計在2022年實現量產[5,6]。5nm邏輯集成電路仍采用FinFET結構，在部分關鍵層上已開始采用極紫外光刻（EUV），在后段互連工藝中也將逐步引入新的互連工藝和新的工藝集成方法，以克服電路互連的巨大延遲影響[7]。3nm技術節點在國際上還沒有形成統一的集成電路技術路線，臺灣積體電路制造股份有限公司（以下簡稱臺積電）繼續沿用FinFET結構，而三星則開始采用全柵（Gate-All-Around，GAA）晶體管來克服FinFET的物理縮放比例和性能限制[8,9]。3nm以下技術節點都采用GAA晶體管。GAA晶體管的結構主要包括堆疊納米線（片）結構和垂直納米線（片）結構。這種復雜器件在工藝制備上將會受到嚴峻的挑戰[10,11]。

隨著硅基CMOS集成電路繼續演化，器件結構的變化和器件尺寸的縮小帶來一些新的挑戰，材料技術與制造工藝的突破顯得尤為重要。5nm及以下技術節點已引入EUV光刻膠，在此過程中，仍需要持續解決EUV光刻膠遇到的大量基礎物理問題。例如，因光子散粒噪聲導致的隨機效應現象和線條邊緣粗糙度[12]；柵堆疊結構和多次光刻曝光圖形的制造改變了原來的薄膜形成方式，從而需要全方位的原子層沉積（ALD）解決方案，進而擴大了對新型前驅體氣體的需求；溝道材料從硅基材料變成SiGe材料或Ⅲ-Ⅴ族材料等高遷移率材料，要面臨更多材料和工藝技術方面的挑戰[13,14]；為了減少漏電問題，需要集成低缺陷、高質量的新型高k介電材料及低接觸電阻材料；未來，控制互連線的電阻、電遷移及經時絕緣擊穿極限將會非常困難，為了降低接觸電阻，在接觸孔和后段金屬互連中將引入新型材料鈷在關鍵層取代傳統的鎢和銅；不斷出現的新結構和新材料的應用促使新型化學機械拋光（CMP）材料、電子氣體的開發，以滿足針對新結構和新材料的薄膜沉積、刻蝕工藝及CMP工藝的要求；為了應對復雜的清洗工藝，開發新型功能化學品，應用超臨界狀態的液體等。

動態隨機存取存儲器（DRAM）和NAND閃存仍是存儲市場份額最大的兩類存儲器。當器件尺寸微縮至十幾nm技術節點時，DRAM遇到良率下降、成本上升、刷新功耗增加等挑戰，其容量擴展性也遇到巨大挑戰。面對上述挑戰，發展新型高k介電材料、存儲器選擇材料以保持足夠的存儲電容，以及通過三維封裝技術增加DRAM的集成密度和數據訪問帶寬是技術發展的重要趨勢。3D NAND已經突破176層，并通過多芯片堆疊實現存儲密度的繼續提高。多層介質/多晶硅的深孔刻蝕、清洗和沉積等工藝是層數增加3D NAND要面對的挑戰，需要發展新型的光刻、刻蝕、清洗和沉積材料及工藝[15]。

More than Moore聚焦增加系統集成的多種功能，芯片系統性能的提升不再單純地靠晶體管尺寸微縮，而是以硅基工藝作為微納加工的基礎，研發非數字、多元化半導體技術與產品，并在計算和存儲芯片上集成射頻、傳感等功能，實現電子系統的多樣化和小型化。計算和存儲集成是計算系統能效進一步提升的基礎，仍面臨存儲速度與計算速度不匹配的問題。發展新型非易失存儲技術，構建高速、高密度、高可靠和低成本的儲存型內存是存儲技術的發展趨勢。基于巨磁阻效應（GMR）的磁存儲器（MRAM）及基于碲化合物的相變存儲器（PCRAM）等新型非易失存儲技術發展迅速[16,17]，已經在嵌入式芯片中得到應用，相關材料及器件性能仍有提升空間。隨著新一代通信技術的深入發展，要求射頻器件具備高頻、大帶寬、高功率、與CMOS可集成的特點，急需開發新型高端硅基射頻材料；基于新架構的新型通信技術（如硅光通信和量子通信技術）也在同步發展，需要眾多硅光材料、量子材料及相關集成芯片提供支撐。在未來的萬物互聯時代，融合計算和感知的低功耗小型芯片將會被大量采用，眾多微機電系統（MEMS）傳感器、能量收集器、生物芯片等的發展依賴新型傳感材料、換能材料及CMOS兼容性生物芯片材料的創新。在芯片集成方面，3D IC及異質集成將是重要的發展趨勢，由此帶來的熱管理、電磁屏蔽、高密度互連等問題將成為器件與模組系統化、小型化所需要解決的關鍵技術問題，也急需從材料領域尋求新的突破[18]。

Beyond CMOS是研發硅基CMOS在遇到物理極限時進行信息處理所能倚重的新型器件，不僅可使電路性能提升，還可使整體系統架構更新并帶動新的應用，開創嶄新的信息時代。這類器件需要具有高功能密度、高性能、低能耗、可接受的制造成本、適合大規模制造等特性。這類器件的結構層級有從CMOS向分子器件、鐵磁性器件、自旋器件、量子器件及神經形態器件等方向發展的趨勢。狀態變量從電子電荷向分子、極化、強電子相關態、自旋等方向發展，在材料方面需要突破碳基、電子關聯材料、納米結構、復合金屬氧化物等新型材料在高密度集成環境下的工作穩定性技術瓶頸。例如，負電容場效應晶體管（NCFET）通過將鐵電薄膜材料所具有的負電容效應集成在柵結構中，從而升高柵壓，實現器件突破傳統場效應晶體管亞閾值擺幅極限（-60mV/dec）[19]，但仍面臨由鐵電薄膜材料引起的負電容區域不穩定及翻轉頻率極限等世界級難題；鐵電場效應晶體管（FeFET）是一種快速、低功耗的新型器件[20]，在RFID、智能卡等領域具有應用前景，目前材料和工藝的復雜性限制了廣泛應用；憶阻器有望突破“馮·諾依曼”體系在功耗和速率方面的技術瓶頸，被認為是快速實現存算一體化計算的器件中最具潛力的類突觸器件[21]，目前憶阻器材料體系眾多，但制備的器件性能穩定性、可重復性和一致性差，無法形成高密度的多阻態芯片。

后摩爾時代，新的器件結構及集成技術將對制造工藝和材料工程提出更迫切的需求，更多的新技術、新工藝、新材料將被采用。為便于研究和分析問題，本書將集成電路材料歸類為功能材料和工藝材料兩大類。其中，功能材料是指具有優良的電學、磁學、光學、熱學、聲學、力學、化學等功能的材料，在完成集成電路制造工藝后仍保留在器件上，用于實現各種功能，主要包括晶體管介質及柵極材料、存儲材料、射頻材料、量子材料等；工藝材料是指用在集成電路制造工藝中，但最終不會保留在器件上的材料，包括光刻材料、拋光材料、濕化學品等。集成電路的More Moore、More than Moore和Beyond CMOS三大技術發展路線中需要的新材料均涉及功能材料和工藝材料，材料工程將在這個發展過程中發揮越來越重要的作用。美國國防部高級研究計劃局（DARPA）于2017年6月宣布推出電子復興計劃（ERI），計劃未來5年投入15億美元，聯合國防工業基地、學術界、國家實驗室和其他創新溫床，開啟下一次電子革命，材料成為ERI部署的三大領域之一。當前，集成電路技術急需解決的問題及前沿顛覆性材料的新特點包括涉及的元素多、組分復雜、機理復雜、工藝繁雜、驗證周期長、與CMOS工藝不匹配等。傳統的試錯式研發模式創新效率低、瓶頸日益明顯，已經不能滿足新材料日趨復雜的研發需求。變革現有的低效率材料創新方式，研究并利用新的創新范式以推動集成電路材料技術高質量發展顯得越發重要。