2.1 一顆芯片是怎樣誕生的

芯片屬于半導體。半導體是介于導體和絕緣體之間的一類物質，元素周期表中硅、鍺、硒、硼的單質都屬于半導體。這些單質通過摻雜其他元素生成的一些化合物，也屬于半導體的范疇。這些化合物在常溫下可激發載流子的能力大增，導電能力大大增強，彌補了單質的一些缺點，因此在半導體行業中廣泛應用，如氮化硅、砷化鎵、磷化銦、氮化鎵等。在這些半導體材料中，目前只有硅在集成電路中大規模應用，充當著集成電路的原材料。在自然界中，硅是含量第二豐富的元素，如沙子，就含有大量的二氧化硅。可以說制造芯片的原材料是極其豐富、取之不盡的。一堆沙子，可以和水泥做搭檔，沉寂于一座座高樓大廈、公路橋梁之中；也可以在高溫中鳳凰涅槃、浴火重生，變成集成電路高科技產品。到底要經過怎樣奇妙的變化，才能讓一堆沙子變成一顆顆芯片呢？

2.1.1 從沙子到單晶硅

如何從沙子中提取單晶硅呢？沙子的主要成分是二氧化硅，這就涉及一系列化學反應了，其中最主要的過程就是使用碳經過化學反應將二氧化硅還原成硅。經過還原反應生成的硅叫粗硅，粗硅里面包含很多雜質，如鐵、碳元素，還達不到制造芯片需要的純度（需要99.999999999%以上）標準，需要進一步提純。提純也需要一系列化學反應，如通過鹽酸氯化、蒸餾等步驟。提取的硅純度越高，質量也就越高。

經過一系列化學反應、提純后生成的硅是多晶硅。將生成的多晶硅放入高溫反應爐中融化，通過拉晶做出單晶硅棒。如圖2-1所示，為了增強硅的導電性能，一般會在多晶硅中摻雜一些硼元素或磷元素，待多晶硅融化后，在溶液中加入硅晶體晶種，同時通過拉桿不停旋轉上拉，就可以拉出圓柱形的單晶硅棒。根據不同的需求和工藝，單晶硅棒可以做成不同的尺寸，如常見的6寸、8寸、12寸等。

接下來，將這些單晶硅棒像切黃瓜一樣，切成一片一片的，每一片我們稱為晶圓（wafer）。晶圓是設計集成電路的載體，我們設計的模擬電路或數字電路，最終都要在晶圓上實現。晶圓上的芯片電路尺寸隨著半導體工藝的發展也變得越來越小，目前已經達到了納米級，越來越精密的半導體工藝除了要求單晶硅的純度極高，晶圓的表面也必須光滑平整，切好的晶圓還需要進一步打磨拋光。晶圓表面需要光滑平整到什么程度呢？打個比方，假如需要從北京到上海鋪設一段鐵軌，對鐵軌的要求就是兩者之間的高度差不超過1mm。一粒灰塵落在晶圓上，就好像一塊大石頭落在馬路上一樣，會對芯片的良品率產生很大的影響，所以大家會看到芯片的生產車間對空氣的潔凈度要求非常高，員工必須穿著防塵服才能進入。在每一個晶圓上，都可以實現成千上萬個芯片電路，如圖2-2所示，晶圓上的每一個小格子都是一個芯片電路的物理實現，我們稱之為晶粒（Die）。

接下來還要對晶圓上的這些芯片電路進行切割、封裝、引出管腳，然后就變成了市場上常見的芯片產品，最后才能焊接到我們的開發板上，做成整機產品，如圖2-3所示。

在一個晶圓上是如何實現電路的呢？將晶圓拿到顯微鏡下觀察，你會發現，在晶圓的表面上全是縱橫交錯的3D電路，猶如一座巨大的迷宮，如圖2-4所示。

要想弄明白在晶圓上是如何實現我們設計的電路的，就需要先了解一下電子電路和半導體工藝的知識。電路一般由大量的三極管、二極管、CMOS管、電阻、電容、電感、導線等組成，我們搞懂了一個CMOS元器件在晶圓上是如何實現的，基本上也就搞懂了整個電路在晶圓硅片上是如何實現的。這些電子元器件的實現原理，其實就是PN結的實現原理。PN結是構成二極管、三極管、CMOS管等半導體元器件的基礎。

2.1.2 PN結的工作原理

想要了解PN結的導電原理，還得從金屬的導電原理說起。

一個原子由質子、中子和核外電子組成。中子不帶電，質子帶正電，核外電子帶負電，整個原子顯中性。根據電子的能級分布，一個原子的最外層電子數為8時最穩定。如鈉原子，核外電子層分布為2—8—1，最外層1個電子，能量最大、受原子核的約束力小，所以最不穩定，受到激發容易發生躍遷，脫離鈉原子，成為自由移動的電子。這些自由移動的電子在電場的作用下，會發生定向移動形成電流，這就是金屬導電的原理。很多金屬原子的最外層電子數小于4，容易丟失電子，稱為自由移動的電子，所以金屬容易導電，是導體。而對于氯原子，最外層有7個電子，傾向于從別處捕獲一個電子，形成最外層8個電子的穩定結構，氯原子因為不能產生自由移動的電子，所以不能導電，是絕緣體。

半導體元素，一般最外層有4個電子，情況就變得比較特殊：這些原子之間往往通過“共享電子”的模式存在，多個原子之間分別共享其最外層的電子，通過共價鍵形成最外層8個電子的穩定結構，如圖2-5所示。

這種穩定也不是絕對的，當這些電子受到能量激發時，如圖2-6所示，也會有一部分發生躍遷，成為自由移動的電子，同時在共價鍵中留下同等數量的空穴。這些自由移動的電子雖然非常少，但是在電場的作用下，也會發生定向移動，形成電流。電子的移動產生了空穴，臨近的電子也很容易跳過去填補這個空穴，產生一個新的空穴，造成空穴的移動。空穴帶正電荷，空穴的移動和自由電子的移動一樣，也會產生電流。

金屬靠自由電子的移動產生電流導電，而半導體則有兩種載流子：自由電子和空穴。但是由于硅原子比較穩定，只能生成極少數的自由電子和空穴，這就決定了硅無法像金屬那樣導電，但也不像絕緣體那樣一點也不導電，因此我們稱之為半導體。正是由于硅的這種特性，才有了半導體的飛速發展。

既然半導體內自由電子和空穴濃度很小，導電能力弱，那我們能不能想辦法增加這兩種載流子的濃度呢？載流子的濃度上去了，導電能力不就增強了嗎？只要有利潤空間，辦法總是有的，那就是摻雜。我們可以在一塊半導體兩邊分別摻入兩種不同的元素：一邊摻入三價元素，如硼、鋁等；另一邊摻入五價元素，如磷。

硼原子的電子分布為2—3，最外層有3個電子。如圖2-7所示，在和硅原子的最外層4個電子生成共價鍵時，由于缺少一個電子，于是從臨近的硅原子中奪取一個電子，因而產生一個空穴位。每摻雜一個硼原子，就會產生一個空穴位，這種摻雜三價元素的半導體增加了空穴的濃度，我們一般稱之為空穴型半導體，或稱P型半導體。

磷原子的最外層有5個電子，如圖2-8所示，在和硅原子的最外層4個電子生成共價鍵時，還多出來一個電子，成為自由移動的電子。每摻雜一個磷原子，就會產生一個自由移動的電子。這種摻雜五價元素的半導體增加了自由電子的濃度，我們一般稱之為電子型半導體，或稱N型半導體。

我們在一塊半導體的兩邊分別摻入不同的元素，使之成為不同的半導體，如圖2-9所示，一邊為P型，一邊為N型。在兩者的交匯處，就會形成一個特殊的界面，我們稱之為PN結。理解了PN結的工作原理，也就理解了半導體器件的核心工作原理。接下來我們就看看PN結到底有什么名堂。

摻雜不同元素的半導體兩邊由于空穴和自由電子的濃度不同，因此在邊界處會發生相互擴散：空穴和自由電子會分別越過邊界，擴散到對方區域，并與對方區域里的自由電子、空穴在邊界附近互相中和掉。如圖2-10所示，P區邊界處的空穴被擴散過來的自由電子中和掉后，剩下的都是不能自由移動的負離子，而在N區邊界處留下的則是正離子。這些帶電的正、負離子由于不能移動，就會在邊界附近形成了耗盡層，同時會在這個區域內生成一個內建電場。

這個內建電場會阻止P區的空穴繼續向N區擴散，同時也會阻止N區的自由電子繼續向P區擴散，空穴的擴散和自由電子的漂移從而達到一個新平衡，這個區域就是我們所說的PN結：載流子的移動此時已達到動態平衡，因此流過PN結的電流也變為0。這個PN結看起來也沒什么，但它有一個特性：單向導電性。正是這個特性確立了它在電路中的重要地位，也構成了整個半導體“物理大廈”的核心基礎。

我們先來看看這個特性是怎么實現的：在圖2-10中，當我們在PN結兩端加正向電壓時，即P區接正極，N區接負極，此時就會削弱PN結的內建電場，平衡被打破，空穴和自由電子分別向兩邊擴散，形成電流，半導體呈導電特性。當我們在PN結兩端加反向電壓時，內建電場增強，此時會進一步阻止空穴和自由電子的擴散，不會形成電流，半導體呈現高阻特性，不導電。

2.1.3 從PN結到芯片電路

無論二極管、三極管還是MOSFET場效應管，其內部都是基于PN結原理實現的。通過上一節的學習，我們已經了解了PN結的工作原理，接下來我們就看看如何在一個晶圓上實現PN結。PN結的實現會涉及半導體工藝的方方面面，包括氧化、光刻、顯影、刻蝕、擴散、離子注入、薄膜沉淀、金屬化等主要流程。為了簡化流程，方便理解，我們就講講兩個核心的步驟：離子注入和光刻。離子注入其實就是摻雜，如圖2-11所示，就是往單質硅中摻入三價元素硼和五價元素磷，進而生成由PN結構成的各種元器件和電路。而光刻則是在晶圓上給離子注入開鑿各種摻雜的窗口。

在晶圓上進行離子注入摻雜之前，首先要根據電路版圖制作一個個摻雜窗口，如圖2-11所示，這一步需要光刻膠來協助完成：在硅襯底上涂上一層光刻膠，通過紫外線照射掩膜版，將電路圖形投影到光刻膠上，生成一個個摻雜窗口，并將不需要摻雜的區域保護起來。那如何產生這個摻雜窗口呢？原理很簡單，就和我們使用感光膠片去洗照片一樣，還需要一個叫作光刻掩膜版的東西。

光刻掩膜版原理和我們照相用的膠片差不多，由透明基板和遮光膜組成，如圖2-12所示，通過投影和曝光，我們可以將芯片的電路版圖保存在掩膜版上。然后通過光刻機的紫外線照射，利用光刻膠的感光溶解特性，被電路圖形遮擋的陰影部分的光刻膠保存下來，而被光照射的部分的光刻膠就會溶解，成為一個個摻雜窗口。最后通過離子注入，摻雜三價元素和五價元素，就會在晶圓的硅襯底上生成主要由PN結構成的各種CMOS管、晶體管電路。我們設計的芯片物理版圖的每一層電路，都需要制作對應的掩膜版，重復以上過程，就可以在晶圓上制作出迷宮式的3D立體電路結構。

隨著集成電路規模越來越大，在一個幾英寸的晶圓硅襯底上，要實現千萬門級、甚至上億門級的電路，需要幾十億個晶體管，電路的實現難度也變得越來越大。尤其是納米級的電路，如現在流行的14nm、7nm、5nm工藝制程，要將千萬門級的晶體管電路都刻在一個指甲蓋大小的硅襯底上，這就要求電路中的每個元器件尺寸都要非常小，同時要求“感光膠片”要非常精密，對電路圖形的分辨率要非常高。這時候光刻機就閃亮登場了，光刻機主要用來將你設計的電路圖映射到晶圓上，通過光照將你設計的電路圖形投影到光刻膠上，光刻膠中被電路遮擋的部分被保留，溶解的部分就是摻雜的窗口。晶體管越多，電路越復雜，工藝制程越先進，對光刻機的要求越高，因為需要非常精密地把復雜的電路圖形投影到晶圓的硅襯底上。光刻機因此也非常昂貴，如網上廣泛討論的荷蘭光刻巨頭ASML（阿斯麥），如圖2-13所示，一臺光刻機的售價為1億歐元，很多芯片代工巨頭，如臺積電、三星、Intel、中芯國際，都是它的客戶。

光刻機的作用是根據電路版圖制作掩膜版，開鑿各種摻雜窗口，然后通過離子注入，生成PN結，進而構建千千萬萬個元器件。將這些工藝流程走一遍之后，在一個晶圓上就生成了一個個芯片的原型：芯片電路，就如圖2-2所示的那樣，晶圓上的每一個小格子都是一個芯片電路，這些芯片電路的專業術語叫作Die，翻譯成中文叫作晶粒。

2.1.4 芯片的封裝

單純的芯片電路無法直接焊接到硬件電路板上，如圖2-14所示，還需要經過切割、封裝、引出管腳、芯片測試等后續流程，測試通過后經過包裝，才會變成市場上我們看到的芯片的樣子。

芯片的封裝主要就是給芯片電路加一個外殼，引出管腳。芯片的封裝不僅可以起到密封、保護芯片的作用，還可以通過管腳，直接將芯片焊接到電路板上。芯片的封裝技術經過幾十年的發展，越來越先進，芯片的面積也越來越小。常見的封裝形式有DIP、QFP、BGA、CSP、MCM等。

DIP（Dual in-line Package），指采用雙列直插形式封裝集成電路芯片，芯片有2排管腳，可以直接插到電路板上的芯片插座上，或者插到PCB電路板上穿孔焊接，非常方便。DIP一般適用于中小規模的集成電路芯片，芯片的管腳數比較少，如圖2-15所示，我們常見的C51單片機、早期的8086 CPU都采用這種封裝。

在超大規模集成電路設計中，當芯片的主頻很高、芯片的管腳很多時，使用DIP就不太合適了，我們一般會使用球柵陣列封裝（Ball Grid Array Package，BGA）。如圖2-16所示，使用BGA的芯片管腳不再從芯片周邊引出，而是采用表面貼裝型封裝：在印刷基板的背面按照陣列方式制作出球形凸點來代替管腳，然后將芯片電路裝配到基板的正面，最后用膜壓樹脂或灌封方法進行密封。BGA封裝適用于CPU等管腳比較多的超大規模集成電路芯片。

芯片級封裝（Chip Scale Package，CSP）是一種比較新的芯片封裝技術，封裝后的芯片尺寸更接近實際的芯片電路。隨著電子設備越來越微型化，對芯片的面積、厚度要求也越來越高，通過CSP封裝可以讓芯片的封裝面積和原來面積之比超過1：1.14，芯片封裝的厚度也大大減小，從而縮減了芯片的體積。DIP和CSP芯片尺寸對比如圖2-17所示。

CSP可以讓芯片面積減小到DIP的四分之一，同時具備信號傳輸延遲短、寄生參數小、電熱性能更好的優勢，更適合高頻電路的封裝。CSP技術在目前的芯片和微型電子設備中被廣泛使用。

隨著市場上智能手表、運動手環等智能硬件的流行，對芯片的封裝尺寸也有了更嚴苛的要求，層疊封裝（Package-on-Package，PoP）技術此時就應運而生了。PoP可以將多個芯片元器件分層堆疊、互連，封裝在一個芯片內，從而讓整個芯片更薄、體積更小。現在很多智能手機，為了薄化電路板，一般會將LPDDR內存芯片和eMMC存儲芯片封裝在一起，或者將應用處理器和基帶芯片封裝在一起。如蘋果的iWatch，直接將應用處理器、LPDDR4X DRAM和eMMC Flash存儲芯片封裝在一個芯片內，大大減少了整個芯片和電路板的尺寸，然后和發動機、電池板等器件像漢堡一樣三層封裝在一起，可以將整個電子產品做得更加輕薄、小巧。

芯片封裝好后，還要經過最后一步：測試。測試主要包括芯片功能測試、性能測試、可靠性測試等。測試的主要工作就是測試芯片的功能、指標、參數和前期的設計目標是否一致，篩選掉制造過程中有缺陷的芯片，或者根據性能對芯片進行分級，包裝成不同規格等級的芯片，最終測試通過的芯片才能拿到市場上銷售。