1.5　SDR開發工具

SDR的目的是建立開放式、標準化、模塊化的通用硬件平臺，將各種功能，如頻率、調制方式、數據傳輸速率、加密模式、通信協議等都用軟件來完成，因此軟件無線電設備更易于重新配置，從而可靈活地進行多制式切換并適應技術的發展演進。廣義上的軟件無線電分為三類：

第一類是基于可控制硬件的軟件無線電平臺。這種平臺是將多種不同制式的硬件設備集成在一起，這種方式只能在預置的幾種制式下切換，要增加對新的制式的支持則意味著集成更多的電路，重配置能力十分有限。通過設備驅動程序來管理、控制硬件設備的工作模式和狀態。

第二類是基于可編程硬件的軟件無線電平臺。這種平臺基于現場可編程門陣列（FPGA）和數字信號處理器（DSP），重配置的能力得到了很大提高。但是，用于FPGA的VHDL、Verilog等編程語言都是針對特定廠商的產品，使得這種方式下的軟件過分依賴于具體的硬件，可移植性較差。此外，對廣大技術人員來說，FPGA和DSP開發的門檻依然較高，開發過程也相對比較煩瑣。

第三類是基于通用處理器的軟件無線電平臺。針對以上兩類的缺陷，第三類軟件無線電平臺采用通用處理器（例如，商用服務器、普通PC以及嵌入式系統）作為信號處理軟件的平臺，具有以下幾方面的優勢；純軟件的信號處理具有很大的靈活性；可采用通用的高級語言（如C/C++）進行軟件開發，擴展性和可移植性強，開發周期短；基于通用處理器的平臺，成本較低，并可享受計算機技術進步帶來的各種優勢（如CPU處理能力的不斷提高以及軟件技術的進步等）。

1.5.1　基于可控制硬件的軟件無線電平臺

在通用計算機系統中，設備驅動程序是用來改變無線設備功能的軟件機制。當前一些針對802.11設備的驅動程序允許通過軟件訪問并控制設備的一些有限的內部狀態（例如，傳輸速率、功率）、更改802.11管理層的非實時行為操作。例如，針對Atheros芯片組的Mad Wi Fi的驅動程序、針對Prism芯片組的Host AP驅動程序以及針對Ra Link芯片組的RTX200驅動程序。然而，它們不允許更改802.11協議相關的數據，如MAC（Media Access Control）層數據的格式、物理層信號處理。通過設備驅動程序控制設備，只能在一定范圍內更改特定設備的功能及行為，而這種設備僅能支持某一種或幾種物理層協議，并不能改變物理層信號處理流程，無法獲取物理層的額外信息（如誤碼率、信噪比、信道狀態），也就無法改進物理層算法，更不能變更物理層協議。

Soft MAC更進了一步，基于廉價的商業Wi-Fi網卡構建了一個實驗平臺，可以實現自定義的MAC協議。基于Mad Wi Fi驅動程序以及相關的開源硬件抽象層，Soft MAC通過控制和禁用默認的底層MAC行為，以提供更靈活性MAC功能。但是，Soft MAC并不提供一個完整的軟件無線電平臺，它將驅動軟件和硬件的功能固件分離開，一些時間緊迫的MAC任務及物理層信號處理仍然在硬件設備上完成。因此，Soft MAC僅適合做MAC層的協議實驗。

1.5.2　基于可編程硬件的SDR平臺

目前較流行的基于可編程硬件的軟件無線電平臺有SODA（Signal Processing On Demand Architecture）、WARP（Wireless Open-Access Research Platform）和SFF（Small Form Factor），下面具體介紹這幾個平臺的系統參數及性能。

1.ODA系統

SODA是由密歇根大學基于DSP多處理器開發的軟件無線電系統，它由多個數據處理器和一個控制處理器組成，全局存儲器連接到一個共享總線。每個數據處理器由5個主要部分組成：SIMD（Single Instruction Multiple Data）單元用于支持向量操作；標量流水線用于執行順序操作；兩個本地緩存；地址生成單元（Address Generation Unit，AGU）提供為本地存儲器的訪問；可編程DMA（Direct Memory Access）單元用于本地存儲器與外部系統之間傳輸數據。SIMD單元由32路16位數據通路組成，它用于處理計算密集型算法。每個數據路徑包括2個讀端口，1個寫端口和1個16位乘法單元，乘法器運行在400MHz。處理器內部支持數據隨機移動，同時SIMD單元可以直接對標量單元的結果進行處理，支持矢量數據求和、找最大值和最小值等操作。這些操作可以簡化數字信號處理過程。圖1.10所示為SODA系統結構。目前，基于SODA已經實現了WCDMA和802.11a協議。

2.ARP系統

WARP是Rice大學針對科研工作開發的一個無線通信開放研究平臺，基于FPGA開發，可以實現物理層和網絡層功能，具有可擴展性高、配置靈活的優點。一套WARP集成了一個Xilinx Virtex-6LX240TFPGA用于實現信號處理算法及子版控制邏輯、2個射頻子模塊、1個千兆以太網口等。每個射頻模塊可以工作在2.4GHz和5GHz頻帶，最大支持40MHz帶寬。ADC與DAC的精度為12bit，ADC的轉換速率為100MSPS（Million Samples Per Second），DAC的轉換速率為170MSPS。各射頻子版共享相同的采樣和射頻參考時鐘，可以構成MIMO（Multiple Input Multiple Out）應用。圖1.11所示為WARPv3的硬件圖。

3.FF系統

SFF軟件無線電平臺是一個獨特的新產品，如圖1.12所示，由得州儀器公司研發，專門用于滿足軍方、公共安全以及貿易市場對便攜式軟件無線電平臺的需要。它應用了Lyrtech專有的最新FPGA及DSP設計技術，成為一種低功耗、現貨供應的軟硬件集成開發解決方案。SFF開發平臺有3個不同的模塊——數字處理模塊、數據轉化模塊和射頻模塊，它們可以為開發者提供高度靈活的開發能力。SFF體積小便于攜帶，功能完備且獨立，平臺上集成了GPP（General Purpose Pocessors）、DSP和FPGA，方便實現一個完整的、無線電系統的所有協議層。每一個處理器都配備有嵌入的、獨立的功率監測系統，覆蓋了從基帶到天線端的處理能力。SFF提供片上系統，配備14位雙通道ADC轉換器，轉換速率為125MSPS、16位雙通道數模轉換器，轉換速率為500MSPS。射頻模塊工作在360～960MHz，可選擇的帶寬為5～20MHz。

1.5.3　基于通用處理器的軟件無線電平臺

1.SRP

USRP（Universal Software Radio Peripheral，通用軟件無線電外設）是目前被廣泛使用的基于通用處理器的軟件無線電平臺，該平臺由MIT設計，由USRP硬件前端和對應的軟件開發套件GNU Radio組成，下面具體介紹其功能及性能。GNU Radio是由MIT提供的免費軟件開發套件，提供了信號實時處理的軟件和低成本的軟件無線電硬件，用它可以在低成本的射頻硬件和通用處理器上實現軟件無線電。這套套件廣泛用于業余愛好者，學術機構和商業機構用來研究和構建無線通信系統。GNU Radio的應用主要是用Python編程語言來編寫的，但是其核心信號處理模塊是C++在帶浮點運算的處理器上構建的。因此，開發者能夠簡單快速地構建一個無線通信原型系統。但是，受限于其信號處理的軟件實現方式，它只能達到有限的信號處理速度，并不能滿足高速無線通信協議中大計算量需求。

USRP是與GUNRadio配套的硬件前端設備，是Matt Ettus的杰作，它可以把PC連接到射頻前端（Radio Frontend，RF）。本質上它充當了一個無線電通信系統的數字基帶或中頻部分。USRP產品系列包括多種不同的模型，使用類似的架構。母板由以下子系統組成：時鐘產生器和同步器、FPGA、ADC、DAC、主機接口和電源調節。這些是基帶信號處理所必需的組件。一個模塊化的前端，被稱為子板，用于對模擬信號的操作，如上/下變頻、濾波等。這種模塊化設計允許USRP為0～6GHz之間運行的應用程序提供服務。USRP在FPGA上進行一些數字信號處理操作，將從模擬信號轉換為數字域的低速率、數字復信號。在大多數應用中，這些復采樣信號被傳輸到主機內，由主機處理器執行相應的數字信號處理操作。FPGA的代碼是開源的，用戶可以自行修改，在FPGA上執行高速、低延遲的操作。

USRP1提供了入門級的射頻處理能力，為用戶和應用程序提供低成本的軟件無線電開發功能。該架構包括Altera公司的Cyclone FPGA，ADC采樣率為64MSPS，精度為12比特，DAC轉換率為128MSPS，精度為14bit，通過USB2.0與主機相連。USRP1平臺可以支持兩個完整的射頻子板，工作在0～6GHz。這一特性使得USRP可以隔離發送鏈和接收鏈，為雙頻發射/接收操作提供了理想選擇。USRP1與主機之間的數據傳輸速率達8MSPS，并且用戶可以實現在FPGA架構中的自定義功能。

USRP2是繼USRP之后開發的，于2008年9月面世。之后由USRP N200和N210取代。USRP N210提供更高帶寬、高動態范圍處理能力。USRP N210適用于對處理速度要求嚴格的通信應用。產品架構包括一個Xilinx的Spartan3A-DSP3400 FPGA，100 MSPS的雙通道ADC，400 MSPS的雙通道DAC和千兆以太網接口用于將數字信號在主板和主機之間傳遞。USRP N210釆用模塊化設計，工作范圍為0～6GHz，利用擴展端口允許多個USRP N210系列設備進行同步，級聯成為MIMO模式。一個可選GPDSO模塊可以被用于將USRP N210的時鐘與GPS（Global Positioning System）時鐘同步，誤差范圍為0.01PPM（Part Per Mil-lion）。

USRP N210與主機之間的傳輸速率達50MSPS。用戶可以在FPGA架構中實現自定義的功能，在主板上還有一個32位RISC（Reduced Instruction Set Computing）結構處理器。FPGA在接收和發送方向提供了高達100MSPS的數據處理速度。通過千兆以太網接口可以對FPGA的固件重新加載。USRP采用模塊化設計，母板可以與不同的射頻板連接，各射頻板可工作在不同的頻段，提供不同的帶寬，例如：XCVR2450射頻板可以工作在2.4～2.5GHz，帶寬為33MHz；WBX射頻板工作在50MHz～2.2GHz，帶寬為40MHz。圖1.13所示為USRP1、USRP N210及射頻板XCVR2450的產品圖。

2.ora系統

微軟研究中心開發的軟件無線電Sora（Microsoft Research Software Radio）是一種新型的軟件無線電平臺。它擁有PC架構的編程框架。Sora是高性能、高可靠性“硬件SDR”平臺與靈活、可編程的“GPPSDP”平臺的結合。Sora采用先進的軟件和硬件技術，解決了PC架構實現“高速SDR”的這一難題。Sora項目旨在開發一個最先進的軟件無線電系統，能夠快捷而有效地實現當前最前沿的無線通信技術。Sora已于2015年正式通過Git Hub開源。

SDR利用軟件來實現通信系統中的底層操作，從而可以快捷地開發、調試以及進行后期的更新維護。其主要挑戰在于，其性能能否趕上專用硬件平臺。面對這一挑戰，微軟研究員開發了Sora。Sora是一個完全可編程的，高性能的軟件無線電系統，可以用于實現當前前沿的無線通信技術（Wi-Fi、LTE、MIMO等）。Sora運行于低成本的商用多核個人計算機上，并使用通用的Windows操作系統。一個多核商用個人計算機，一塊定制的射頻控制接口板（RCB），再加上第三方的射頻模塊，就組成了一個強大的無線通信系統。射頻控制接口板負責在個人計算機主存和射頻模塊之間傳遞高速的無線采樣信號（I/QSamples），而所有的底層信號處理全部運行在軟件上，如圖1.14所示。

目前，已有50多家大學和科研機構在科研和教學中使用Sora。完全開源的Sora系統具有很多特性，其中包括：

（1）支持定制的射頻前端。

（2）支持定制的RCB（包括可定制的時間控制和同步機制，新的加速器等）。

（3）支持新的通信模式，例如全雙工無線通信等。

Sora已經贏得了許多學術獎項，比如TV Whitespace、大規模MIMO以及分布式MIMO系統等。可以預見，開源的Sora有助于研究團隊更好地利用并推動SDR技術的發展。