關于本書

內容和特點

FPGA/CPLD、GPU和CPU被稱為未來數字電路系統的3塊基石，也是目前硬件設計研究的熱點。與傳統電路設計方法相比，FPGA/CPLD具有功能強大，開發過程投資小、周期短，可反復編程修改，保密性能好，開發工具智能化等特點，特別是隨著電子工藝的不斷改進，低成本FPGA/CPLD器件推陳出新，這一切促使FPGA/CPLD成為當今硬件設計的首選方式之一。可以說FPGA/CPLD設計技術是當今高級硬件工程師與IC工程師的必備技能。

我國可編程邏輯器件設計技術落后于國外，目前立足工程實踐，系統地介紹最新FPGA/CPLD設計工具的中文書籍較為貧乏。在這種情況下，為了滿足廣大工科在校生了解業界流行的高效FPGA/CPLD設計技術的需要，提高硬件工程師與IC工程師的工程實踐技巧，我們編寫了《Altera FPGA/CPLD設計（基礎篇）》和《Altera FPGA/CPLD設計（高級篇）》。這兩本書出版以來，廣受讀者好評，但隨著技術的不斷發展，器件型號和軟件版本的不斷更新，原有圖書的內容和知識體系已經不適應目前的讀者需求，為此我們根據Intel（注： 原Altera已于2016年被Intel收購）推出的一系列新型FPGA，以及新版Quartus II軟件的特性，對上述兩本書進行了改版升級，升級后的書名為《Intel FPGA/CPLD設計（基礎篇）》和《Intel FPGA/CPLD設計（高級篇）》。

升級后的圖書涵蓋了Intel主流FPGA/CPLD的硬件結構與特性，詳盡地討論了Quartus II與第三方EDA工具的設計方法，系統地闡述了Intel可編程邏輯設計優化技術。

本書共7章，各章內容簡要介紹如下。

?第1章：探討了可編程邏輯設計的基本原則和常用思想與技巧，并詳細地討論了Intel推薦的FPGA Coding Style。

?第2章：分別介紹了Intel FPGA器件的時鐘管理、硬浮點數字信號處理、片外高速存儲器、HMC、JESD204B、高速串行收發器等高級硬件特性和IP的應用方法。

?第3章：重點介紹Intel SoC FPGA嵌入式設計基礎。

?第4章：在介紹時序分析的基本概念與常用約束方法的基礎上，討論了高級時序分析的技巧。

?第5章：介紹資源利用率優化、I/O時序優化、最高頻率優化等設計優化的實用技術，并討論了如何使用DSE進行優化的方法。

?第6章：介紹Tcl腳本、DSP Builder、Intel FPGA OpenCL軟件開發套件等高級工具的使用方法。

?第7章：重點討論了信號完整性、電源設計、功耗分析與熱設計、SERDES與高速系統設計等系統級設計技巧。

本書的主要特點介紹如下。

?全面系統：涵蓋了Intel FPGA軟、硬件設計技術，基礎與高級設計工具，全面系統地論述了Intel可編程設計技術。

?實用價值高：本書的作者都有豐富的FPGA/CPLD、嵌入式SoC和OpenCL設計經驗，本書立足于工程實踐的需要，對工程設計有顯著的指導意義。

?內容新穎：本書的作者長期工作在可編程邏輯設計的最前沿，與FPGA器件制造公司和EDA軟件設計公司聯系緊密，所以有幸能夠在第一時間內使用最新版本的FPGA/CPLD設計工具。書中涉及的所有工具均根據較新資料撰寫，使圖書介紹的內容新穎。

?剖析深刻：書中對FPGA/CPLD設計的基本原理、方法有較為詳盡的論述，對各種設計工具的介紹并不局限于操作方法，而是結合作者多年的工作經驗與心得，從較深的層面對各個工具的特點進行剖析。

讀者對象

本書可作為高等院校通信工程、電子工程、計算機、微電子與半導體學等理工專業的教材，也可作為硬件工程師和IC工程師的實用工具書。

配套資源

配套資源中提供了書中所有示例的完整工程文件、設計源文件和說明文件（讀者可掃描封面上的二維碼進行下載）。

每個工程示例都包括了該工程的項目文件、源文件、報告文件和生成結果等文件，讀者可以用Quartus II或相應的軟件直接打開。設計源文件根據設計輸入類型分為源代碼或原理圖等，請讀者將設計源文件復制到計算機硬盤上，并按照書中的操作步驟自行操作練習。示例說明文件包含了示例的詳細信息和操作指南。

本書約定

為了方便讀者閱讀，書中設計了4個小圖標，它們代表的含義如下。

行家指點：用于介紹使用經驗和心得，或羅列重要的概念。

注意事項：用于提醒讀者應該注意的問題。

多學一招：用于介紹實現同一功能的不同方法。

操作實例：用于引出一個操作題目和相應的一組操作步驟。

全書的各章節分別由王江宏、蔡海寧、顏遠、王誠和吳繼華等作者執筆，全書由Intel公司可編程解決方案事業部（Programmable Solutions Group）資深現場應用工程師王江宏統一修改整理。

資深高速I/O技術專家蔡海寧先生、資深高速I/O技術應用工程師董凡輝先生、資深內存接口技術應用工程師何虎剛先生、資深數字信號處理技術應用工程師王欣先生，對全書新版章節進行了審校。Intel公司亞太區可編程解決方案事業部現場應用工程總監鄧海濤先生、亞太區應用工程總監羅小鋒先生、中國區大客戶銷售總監呂家龍先生、現場應用工程經理趙敏先生對本書提出了許多建設性意見，并給予作者多方面的幫助。在這里要特別感謝Intel公司亞太區可編程解決方案事業部副總裁莊秉翰先生在百忙之中親自為本書撰寫序言。感謝所有關心并支持本書的同仁佳友！

感謝您選擇了本書，如果您對書中內容有任何困惑和建議，請與我們聯系。

電子郵件：adeli.wang@intel.com（作者），liyongtao@ptpress.com.cn（責任編輯）。

如果您需要得到Intel更全面的服務與技術支持，請訪問http://www.altera.com.cn。

編者

2017年5月