前言

華中科技大學(xué)電子信息與通信學(xué)院“模擬電路與數(shù)字系統(tǒng)（三）”課程教學(xué)改革已開展6年，成效顯著。在教學(xué)過程中，也反映出部分問題：第1版實(shí)驗(yàn)教程難度跨度較大。因此本版從最基礎(chǔ)實(shí)驗(yàn)示例入手，逐步深入、綜合，以求使讀者掌握復(fù)雜計(jì)算機(jī)系統(tǒng)軟、硬件設(shè)計(jì)技術(shù)。

為適應(yīng)華中科技大學(xué)電子信息與通信學(xué)院“模擬電路與數(shù)字系統(tǒng)（三）”課程群貫穿式教學(xué)改革要求，本書在第1版基礎(chǔ)上對實(shí)驗(yàn)內(nèi)容以及實(shí)驗(yàn)平臺做了以下調(diào)整：

（1）增加MIPS匯編語言模擬器軟件Mars介紹，該軟件相比QtSpim更吻合《計(jì)算機(jī)組成原理與接口技術(shù)——基于MIPS架構(gòu)》一書介紹的MIPS匯編指令工作原理，同時也更方便用戶獲取匯編語言程序機(jī)器碼。

（2）計(jì)算機(jī)硬件系統(tǒng)開發(fā)采用Vivado平臺，更能適應(yīng)Xilinx FPGA技術(shù)發(fā)展趨勢。同時增加采用debug IP核監(jiān)測硬件系統(tǒng)的相關(guān)內(nèi)容，以便讀者掌握片內(nèi)硬件系統(tǒng)測試技術(shù)，彌補(bǔ)采用FPGA設(shè)計(jì)嵌入式計(jì)算機(jī)硬件系統(tǒng)導(dǎo)致硬件測試技術(shù)教學(xué)內(nèi)容的缺失。

（3）實(shí)驗(yàn)示例實(shí)現(xiàn)過程介紹了Nexys4 DDR以及Nexys4實(shí)驗(yàn)板的異同，也闡述了基于實(shí)驗(yàn)板以及基于FPGA芯片型號的嵌入式計(jì)算機(jī)硬件系統(tǒng)設(shè)計(jì)方法。基于實(shí)驗(yàn)板的設(shè)計(jì)方法可以有效縮短硬件系統(tǒng)設(shè)計(jì)時間，減少設(shè)計(jì)錯誤；基于FPGA芯片的設(shè)計(jì)方法可以幫助讀者掌握基于任意FPGA實(shí)驗(yàn)平臺的設(shè)計(jì)技術(shù)。

（4）嵌入式計(jì)算機(jī)系統(tǒng)IP核接口實(shí)驗(yàn)部分增加了DDR2 SDRAM存儲器接口、溫度傳感器IIC接口、加速度傳感器SPI接口、XADC并行AD轉(zhuǎn)換接口以及存儲器與IO接口之間DMA數(shù)據(jù)傳輸實(shí)驗(yàn)，覆蓋的計(jì)算機(jī)接口技術(shù)更全面。

（5）用戶定義接口IP核實(shí)驗(yàn)增加了UART串行接口、數(shù)字語音輸入接口、數(shù)字語音輸出接口等實(shí)驗(yàn)示例，為讀者掌握將任意硬件描述語言模塊封裝為計(jì)算機(jī)接口IP核提供了大量實(shí)驗(yàn)示例，同時也為讀者實(shí)現(xiàn)包含語音輸入、輸出的計(jì)算機(jī)系統(tǒng)提供了實(shí)驗(yàn)范例。

（6）附錄中增加了實(shí)驗(yàn)示例中所涉及實(shí)驗(yàn)板的用戶手冊、電路原理圖、Vivado引腳約束文件介紹，為讀者完成實(shí)驗(yàn)示例提供了便利。同時也增加了以太網(wǎng)接口實(shí)驗(yàn)示例，以便讀者開發(fā)基于LwIP開源TCP/IP協(xié)議棧的網(wǎng)絡(luò)應(yīng)用系統(tǒng)。

本書是在華中科技大學(xué)電子信息與通信學(xué)院程文青副院長主導(dǎo)電路類課程改革的大潮下編寫的，參與該類課程教學(xué)改革研究以及教學(xué)實(shí)踐的教師對本書編寫工作提供了大量寶貴意見，在此表示深深的感謝！本書還得到了2016年Digilent中國有限公司教育部產(chǎn)學(xué)合作教學(xué)內(nèi)容和課程體系改革項(xiàng)目的資助，在此一并表示感謝。

對所有為本書進(jìn)行審閱并提出寶貴意見以及在編寫出版過程中給予熱情幫助和支持的同志們，在此一并表示衷心的感謝。

由于編者水平有限，加之時間比較倉促，書中錯誤和不妥之處在所難免，殷切希望使用本教材的師生及其他讀者給予批評指正。來信地址：sixizuo@hust.edu.cn。

編者

2018年12月于華中科技大學(xué)