舉報(bào) 
會員
EDA技術(shù)與Verilog HDL設(shè)計(jì)
最新章節(jié)：
參考文獻(xiàn)
《普通高等教育電路設(shè)計(jì)系列規(guī)劃教材：EDA技術(shù)與VerilogHDL設(shè)計(jì)》根據(jù)電子類課程課堂教學(xué)和實(shí)驗(yàn)的要求，以提高學(xué)生的動(dòng)手實(shí)踐能力和工程設(shè)計(jì)能力為目的，對EDA技術(shù)和FPGA設(shè)計(jì)的相關(guān)知識進(jìn)行系統(tǒng)和完整的介紹。《普通高等教育電路設(shè)計(jì)系列規(guī)劃教材：EDA技術(shù)與VerilogHDL設(shè)計(jì)》內(nèi)容新穎，技術(shù)先進(jìn)，由淺入深，既有關(guān)于EDA技術(shù)、FPGA器件和Verilog硬件描述語言的系統(tǒng)介紹，又有豐富的設(shè)計(jì)實(shí)例。
最新章節(jié)
- 參考文獻(xiàn)
- 附錄B Verilog HDL（IEEE Std 1364—2001）關(guān)鍵字
- 附錄A Verilog HDL（IEEE Std 1364—1995）關(guān)鍵字
- 實(shí)驗(yàn)與設(shè)計(jì)
- 習(xí)題11
- 11.4 GMSK調(diào)制電路的Verilog HDL設(shè)計(jì)實(shí)例
上架時(shí)間：2018-04-17 15:43:01
出版社：電子工業(yè)出版社
上海閱文信息技術(shù)有限公司已經(jīng)獲得合法授權(quán)，并進(jìn)行制作發(fā)行
