最新章節(jié)

• 實例9-3 完整的UVM實例及自動化腳本文件
• 實例9-2 使用Do腳本文件仿真簡單的UVM實例
• 實例9-1 使用GUI界面仿真簡單的UVM實例
• 第9章 ModelSim下建立UVM驗證環(huán)境
• 實例8-2 Linux下簡單的驗證實例
• 8.4.2 Linux下ModelSim的配置

• 實例9-3 完整的UVM實例及自動化腳本文件 更新時間：2024-06-11 13:18:58
• 實例9-2 使用Do腳本文件仿真簡單的UVM實例
• 實例9-1 使用GUI界面仿真簡單的UVM實例
• 第9章 ModelSim下建立UVM驗證環(huán)境
• 實例8-2 Linux下簡單的驗證實例
• 8.4.2 Linux下ModelSim的配置
• 8.4.1 Linux下ModelSim的安裝
• 8.4 Linux下ModelSim的安裝和配置
• 實例8-1 使用Do文件運行仿真
• 8.3.4 宏命令
• 8.3.3 ModelSim的Tcl時序命令
• 8.3.2 Tcl語法
• 8.3.1 Tcl命令
• 8.3 Tcl和Do文件
• 8.2.4 端口驅動數(shù)據(jù)
• 8.2.3 VCD任務
• 8.2.2 使用VCD作為激勵
• 8.2.1 創(chuàng)建一個VCD文件
• 8.2 VCD文件
• 8.1.4 SDF文件信息
• 8.1.3 Verilog的SDF文件
• 8.1.2 VHDL的SDF文件
• 8.1.1 SDF文件的指定和編譯
• 8.1 SDF文件
• 第8章 ModelSim的文件和腳本
• 實例7-6 使用ModelSim對Diamond生成的文件進行后仿真
• 實例7-5 使用Diamond調用ModelSim進行后仿真
• 7.3.2 后仿真流程
• 7.3.1 Diamond簡介
• 7.3 ModelSim對Lattice器件的后仿真
• 實例7-4 使用VIVADO直接調用ModelSim進行后仿真
• 實例7-3 使用ModelSim對VIVADO生成的文件進行后仿真
• 7.2.2 ModelSim對AMD器件的后仿真流程
• 7.2.1 VIVADO簡介
• 7.2 ModelSim對AMD器件的后仿真
• 7.1.3 Quartus Prime Pro后仿真設置
• 實例7-2 使用ModelSim對Quartus Prime生成的文件進行后仿真
• 實例7-1 直接采用Quartus Prime Lite調用ModelSim進行后仿真
• 7.1.2 ModelSim對Intel器件的后仿真流程
• 7.1.1 Quartus Prime簡介
• 7.1 ModelSim對Intel器件的后仿真
• 第7章 ModelSim對不同公司器件的后仿真
• 實例6-4 使用cosimWizard進行協(xié)同仿真
• 實例6-3 利用Simulink與ModelSim協(xié)同仿真
• 實例6-2 利用MATLAB與ModelSim協(xié)同仿真
• 6.2 ModelSim與MATLAB的協(xié)同仿真
• 實例6-1 利用Debussy與ModelSim協(xié)同仿真
• 6.1.2 Debussy配置方式
• 6.1.1 Debussy工具介紹
• 6.1 ModelSim與Debussy的協(xié)同仿真
• 第6章 ModelSim的協(xié)同仿真
• 實例5-3 基2的SRT除法器仿真分析
• 實例5-2 同步FIFO的仿真分析
• 實例5-1 三分頻時鐘的分析
• 5.13 綜合實例
• 5.12.2 運行JobSpy
• 5.12.1 JobSpy功能與流程
• 5.12 采用JobSpy控制批處理仿真
• 5.11 信號探測
• 5.10.4 覆蓋信息報告
• 5.10.3 覆蓋率檢測的過濾
• 5.10.2 覆蓋率的查看
• 5.10.1 啟用代碼覆蓋率
• 5.10 覆蓋率檢測
• 5.9.4 保存結果
• 5.9.3 查看存儲器剖析報告
• 5.9.2 查看性能剖析結果
• 5.9.1 運行性能剖析和存儲器剖析
• 5.9 ModelSim的剖析工具
• 5.8 狀態(tài)機窗口的使用
• 5.7 原理圖窗口的使用
• 5.6.5 本節(jié)實例：數(shù)據(jù)流窗口操作示例
• 5.6.4 設置和保存打印
• 5.6.3 信號追蹤和查找
• 5.6.2 設計連通性分析
• 5.6.1 概述
• 5.6 數(shù)據(jù)流窗口的使用
• 5.5.4 存儲器調試
• 5.5.3 存儲器初始化
• 5.5.2 存儲數(shù)據(jù)的導出
• 5.5.1 存儲器的查看
• 5.5 存儲器的查看和操作
• 5.4.10 波形比較
• 5.4.9 其他功能
• 5.4.8 光標操作
• 5.4.7 信號總線
• 5.4.6 波形和列表的保存
• 5.4.5 窗口的格式編排
• 5.4.4 在窗口中搜索
• 5.4.3 窗口的縮放
• 5.4.2 時間標記
• 5.4.1 波形窗口和列表窗口
• 5.4 ModelSim波形分析
• 5.3.3 導出激勵文件并使用
• 5.3.2 編輯波形
• 5.3.1 創(chuàng)建波形
• 5.3 利用波形編輯器產生激勵
• 5.2.4 虛擬對象
• 5.2.3 Dataset管理
• 5.2.2 Dataset結構
• 5.2.1 保存仿真狀態(tài)
• 5.2 WLF文件和虛擬對象
• 5.1 仿真概述
• 第5章 利用ModelSim進行仿真分析
• 4.4.8 VHDL調用SystemC
• 4.4.7 SystemC調用VHDL
• 4.4.6 Verilog調用SystemC
• 4.4.5 SystemC調用Verilog
• 4.4.4 Verilog調用VHDL
• 4.4.3 VHDL調用Verilog
• 4.4.2 映射數(shù)據(jù)類型
• 4.4.1 編譯過程與公共設計庫
• 4.4 混合語言仿真
• 4.3.4 常見錯誤
• 4.3.3 設計仿真和調試
• 4.3.2 SystemC文件的編譯和鏈接
• 4.3.1 概述
• 4.3 SystemC仿真
• 實例4-2 32位浮點乘法器的Verilog仿真過程
• 4.2.7 編譯命令
• 4.2.6 系統(tǒng)任務和系統(tǒng)函數(shù)
• 4.2.5 單元庫
• 4.2.4 還原點和仿真恢復
• 4.2.3 Verilog設計仿真
• 4.2.2 Verilog設計優(yōu)化
• 4.2.1 Verilog文件編譯
• 4.2 Verilog仿真
• 實例4-1 VHDL設計的仿真全過程
• 4.1.5 TEXTIO的使用
• 4.1.4 還原點和仿真恢復
• 4.1.3 VHDL設計仿真
• 4.1.2 VHDL設計優(yōu)化
• 4.1.1 VHDL文件編譯
• 4.1 VHDL仿真
• 第4章 ModelSim對不同語言的仿真
• 實例3-2 ModelSim中多單元庫仿真流程
• 3.2.4 導入FPGA的庫
• 3.2.3 資源庫管理
• 3.2.2 庫的創(chuàng)建及管理
• 3.2.1 概述
• 3.2 ModelSim庫
• 實例3-1 ModelSim的工程文件管理
• 3.1.7 工程及文件屬性設置
• 3.1.6 工程文件組織
• 3.1.5 仿真環(huán)境配置
• 3.1.4 工程編譯
• 3.1.3 工程標簽
• 3.1.2 開始一個新工程
• 3.1.1 刪除原有工程
• 3.1 ModelSim工程
• 第3章 工程和庫
• 2.7.2 設置界面參數(shù)
• 2.7.1 定制用戶界面
• 2.7 界面的設置
• 2.6.11 狀態(tài)機窗口
• 2.6.10 觀察窗口
• 2.6.9 原理圖窗口
• 2.6.8 存儲器窗口
• 2.6.7 對象窗口
• 2.6.6 進程窗口
• 2.6.5 屬性窗口
• 2.6.4 數(shù)據(jù)流窗口
• 2.6.3 列表窗口
• 2.6.2 波形窗口
• 2.6.1 源文件窗口
• 2.6 MDI窗口
• 2.5 命令窗口
• 2.4 標簽頁
• 2.3 工具欄
• 2.2.11 Help菜單
• 2.2.10 Window菜單
• 2.2.9 Bookmarks菜單
• 2.2.8 Layout菜單
• 2.2.7 Tools菜單
• 2.2.6 Add菜單
• 2.2.5 Simulate菜單
• 2.2.4 Compile菜單
• 2.2.3 View菜單
• 2.2.2 Edit菜單
• 2.2.1 File菜單
• 2.2 菜單欄
• 2.1 整體界面
• 第2章 操作界面
• 1.4.6 工程調試
• 1.4.5 運行仿真和查看結果
• 1.4.4 編譯源文件
• 1.4.3 加載設計文件
• 1.4.2 創(chuàng)建新文件
• 1.4.1 創(chuàng)建工程及工作庫
• 1.4 ModelSim工程仿真流程
• 1.3.4 查看結果
• 1.3.3 運行仿真
• 1.3.2 編譯設計文件
• 1.3.1 創(chuàng)建一個新庫
• 1.3 ModelSim基本仿真流程
• 1.2 ModelSim應用基本流程
• 1.1.2 ModelSim概述
• 1.1.1 IC設計基本流程
• 1.1 IC設計與ModelSim
• 第1章 概述
• 第4版前言
• 內容簡介
• 版權信息
• 封面

• 封面
• 版權信息
• 內容簡介
• 第4版前言
• 第1章 概述
• 1.1 IC設計與ModelSim
• 1.1.1 IC設計基本流程
• 1.1.2 ModelSim概述
• 1.2 ModelSim應用基本流程
• 1.3 ModelSim基本仿真流程
• 1.3.1 創(chuàng)建一個新庫
• 1.3.2 編譯設計文件
• 1.3.3 運行仿真
• 1.3.4 查看結果
• 1.4 ModelSim工程仿真流程
• 1.4.1 創(chuàng)建工程及工作庫
• 1.4.2 創(chuàng)建新文件
• 1.4.3 加載設計文件
• 1.4.4 編譯源文件
• 1.4.5 運行仿真和查看結果
• 1.4.6 工程調試
• 第2章 操作界面
• 2.1 整體界面
• 2.2 菜單欄
• 2.2.1 File菜單
• 2.2.2 Edit菜單
• 2.2.3 View菜單
• 2.2.4 Compile菜單
• 2.2.5 Simulate菜單
• 2.2.6 Add菜單
• 2.2.7 Tools菜單
• 2.2.8 Layout菜單
• 2.2.9 Bookmarks菜單
• 2.2.10 Window菜單
• 2.2.11 Help菜單
• 2.3 工具欄
• 2.4 標簽頁
• 2.5 命令窗口
• 2.6 MDI窗口
• 2.6.1 源文件窗口
• 2.6.2 波形窗口
• 2.6.3 列表窗口
• 2.6.4 數(shù)據(jù)流窗口
• 2.6.5 屬性窗口
• 2.6.6 進程窗口
• 2.6.7 對象窗口
• 2.6.8 存儲器窗口
• 2.6.9 原理圖窗口
• 2.6.10 觀察窗口
• 2.6.11 狀態(tài)機窗口
• 2.7 界面的設置
• 2.7.1 定制用戶界面
• 2.7.2 設置界面參數(shù)
• 第3章 工程和庫
• 3.1 ModelSim工程
• 3.1.1 刪除原有工程
• 3.1.2 開始一個新工程
• 3.1.3 工程標簽
• 3.1.4 工程編譯
• 3.1.5 仿真環(huán)境配置
• 3.1.6 工程文件組織
• 3.1.7 工程及文件屬性設置
• 實例3-1 ModelSim的工程文件管理
• 3.2 ModelSim庫
• 3.2.1 概述
• 3.2.2 庫的創(chuàng)建及管理
• 3.2.3 資源庫管理
• 3.2.4 導入FPGA的庫
• 實例3-2 ModelSim中多單元庫仿真流程
• 第4章 ModelSim對不同語言的仿真
• 4.1 VHDL仿真
• 4.1.1 VHDL文件編譯
• 4.1.2 VHDL設計優(yōu)化
• 4.1.3 VHDL設計仿真
• 4.1.4 還原點和仿真恢復
• 4.1.5 TEXTIO的使用
• 實例4-1 VHDL設計的仿真全過程
• 4.2 Verilog仿真
• 4.2.1 Verilog文件編譯
• 4.2.2 Verilog設計優(yōu)化
• 4.2.3 Verilog設計仿真
• 4.2.4 還原點和仿真恢復
• 4.2.5 單元庫
• 4.2.6 系統(tǒng)任務和系統(tǒng)函數(shù)
• 4.2.7 編譯命令
• 實例4-2 32位浮點乘法器的Verilog仿真過程
• 4.3 SystemC仿真
• 4.3.1 概述
• 4.3.2 SystemC文件的編譯和鏈接
• 4.3.3 設計仿真和調試
• 4.3.4 常見錯誤
• 4.4 混合語言仿真
• 4.4.1 編譯過程與公共設計庫
• 4.4.2 映射數(shù)據(jù)類型
• 4.4.3 VHDL調用Verilog
• 4.4.4 Verilog調用VHDL
• 4.4.5 SystemC調用Verilog
• 4.4.6 Verilog調用SystemC
• 4.4.7 SystemC調用VHDL
• 4.4.8 VHDL調用SystemC
• 第5章 利用ModelSim進行仿真分析
• 5.1 仿真概述
• 5.2 WLF文件和虛擬對象
• 5.2.1 保存仿真狀態(tài)
• 5.2.2 Dataset結構
• 5.2.3 Dataset管理
• 5.2.4 虛擬對象
• 5.3 利用波形編輯器產生激勵
• 5.3.1 創(chuàng)建波形
• 5.3.2 編輯波形
• 5.3.3 導出激勵文件并使用
• 5.4 ModelSim波形分析
• 5.4.1 波形窗口和列表窗口
• 5.4.2 時間標記
• 5.4.3 窗口的縮放
• 5.4.4 在窗口中搜索
• 5.4.5 窗口的格式編排
• 5.4.6 波形和列表的保存
• 5.4.7 信號總線
• 5.4.8 光標操作
• 5.4.9 其他功能
• 5.4.10 波形比較
• 5.5 存儲器的查看和操作
• 5.5.1 存儲器的查看
• 5.5.2 存儲數(shù)據(jù)的導出
• 5.5.3 存儲器初始化
• 5.5.4 存儲器調試
• 5.6 數(shù)據(jù)流窗口的使用
• 5.6.1 概述
• 5.6.2 設計連通性分析
• 5.6.3 信號追蹤和查找
• 5.6.4 設置和保存打印
• 5.6.5 本節(jié)實例：數(shù)據(jù)流窗口操作示例
• 5.7 原理圖窗口的使用
• 5.8 狀態(tài)機窗口的使用
• 5.9 ModelSim的剖析工具
• 5.9.1 運行性能剖析和存儲器剖析
• 5.9.2 查看性能剖析結果
• 5.9.3 查看存儲器剖析報告
• 5.9.4 保存結果
• 5.10 覆蓋率檢測
• 5.10.1 啟用代碼覆蓋率
• 5.10.2 覆蓋率的查看
• 5.10.3 覆蓋率檢測的過濾
• 5.10.4 覆蓋信息報告
• 5.11 信號探測
• 5.12 采用JobSpy控制批處理仿真
• 5.12.1 JobSpy功能與流程
• 5.12.2 運行JobSpy
• 5.13 綜合實例
• 實例5-1 三分頻時鐘的分析
• 實例5-2 同步FIFO的仿真分析
• 實例5-3 基2的SRT除法器仿真分析
• 第6章 ModelSim的協(xié)同仿真
• 6.1 ModelSim與Debussy的協(xié)同仿真
• 6.1.1 Debussy工具介紹
• 6.1.2 Debussy配置方式
• 實例6-1 利用Debussy與ModelSim協(xié)同仿真
• 6.2 ModelSim與MATLAB的協(xié)同仿真
• 實例6-2 利用MATLAB與ModelSim協(xié)同仿真
• 實例6-3 利用Simulink與ModelSim協(xié)同仿真
• 實例6-4 使用cosimWizard進行協(xié)同仿真
• 第7章 ModelSim對不同公司器件的后仿真
• 7.1 ModelSim對Intel器件的后仿真
• 7.1.1 Quartus Prime簡介
• 7.1.2 ModelSim對Intel器件的后仿真流程
• 實例7-1 直接采用Quartus Prime Lite調用ModelSim進行后仿真
• 實例7-2 使用ModelSim對Quartus Prime生成的文件進行后仿真
• 7.1.3 Quartus Prime Pro后仿真設置
• 7.2 ModelSim對AMD器件的后仿真
• 7.2.1 VIVADO簡介
• 7.2.2 ModelSim對AMD器件的后仿真流程
• 實例7-3 使用ModelSim對VIVADO生成的文件進行后仿真
• 實例7-4 使用VIVADO直接調用ModelSim進行后仿真
• 7.3 ModelSim對Lattice器件的后仿真
• 7.3.1 Diamond簡介
• 7.3.2 后仿真流程
• 實例7-5 使用Diamond調用ModelSim進行后仿真
• 實例7-6 使用ModelSim對Diamond生成的文件進行后仿真
• 第8章 ModelSim的文件和腳本
• 8.1 SDF文件
• 8.1.1 SDF文件的指定和編譯
• 8.1.2 VHDL的SDF文件
• 8.1.3 Verilog的SDF文件
• 8.1.4 SDF文件信息
• 8.2 VCD文件
• 8.2.1 創(chuàng)建一個VCD文件
• 8.2.2 使用VCD作為激勵
• 8.2.3 VCD任務
• 8.2.4 端口驅動數(shù)據(jù)
• 8.3 Tcl和Do文件
• 8.3.1 Tcl命令
• 8.3.2 Tcl語法
• 8.3.3 ModelSim的Tcl時序命令
• 8.3.4 宏命令
• 實例8-1 使用Do文件運行仿真
• 8.4 Linux下ModelSim的安裝和配置
• 8.4.1 Linux下ModelSim的安裝
• 8.4.2 Linux下ModelSim的配置
• 實例8-2 Linux下簡單的驗證實例
• 第9章 ModelSim下建立UVM驗證環(huán)境
• 實例9-1 使用GUI界面仿真簡單的UVM實例
• 實例9-2 使用Do腳本文件仿真簡單的UVM實例
• 實例9-3 完整的UVM實例及自動化腳本文件 更新時間：2024-06-11 13:18:58